PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-256003

(43) Date of publication of application: 21.09.2001

(51)Int.CI.

G06F 3/06 G06F 12/08 G06F 12/16

(21)Application number: 2000-072469

(71)Applicant: HITACHI LTD

(22)Date of filing:

10.03.2000

(72)Inventor: FUJIMOTO KAZUHISA

KANAI HIROKI


FUJIBAYASHI AKIRA SAKURAI WATARU

(54) DISK ARRAY CONTROLLER, ITS DISK ARRAY CONTROL UNIT AND ITS EXPANDING **METHOD**

(57) Abstract:

PROBLEM TO BE SOLVED: To solve a problem that lowering of performance in data transition among plural disk array controllers is inevitable when the plural disk array controllers are attempted to be operated as one disk array controller.

SOLUTION: This disk array controller provided with a channel IF part, a disk IF part, a cache memory part and a shared memory part and plural disk array control units to read/write data, has a mutual coupling network to connect the shared memories in the plural disk array control units and a mutual coupling network to connect the cache memory parts in the plural disk array control units are provided.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. **** shows the word which can not be translated.

3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] 1 or two or more channel-interface sections which have an interface with a host computer. An interface with a disk unit. It is the disk array control unit equipped with the above. Ranging over two or more aforementioned disk array control units, it connects through the 1st cross coupling network between the connections of the aforementioned channel-interface section in each aforementioned disk array control unit and the aforementioned disk interface section, and the aforementioned cache memory section. It is characterized by connecting ranging over two or more aforementioned disk array control units through the 2nd cross coupling network between the connections of the aforementioned channel interface in each aforementioned disk array control unit and the aforementioned disk interface, and the aforementioned shared memory section.

[Claim 2] It is the disk array control unit according to claim 1 characterized by connecting mutually the aforementioned channel—interface section and the aforementioned disk interface section, and the aforementioned cache memory section in each aforementioned disk array control unit through the cross coupling network of the above 1st, and connecting mutually the aforementioned channel—interface section and the aforementioned disk interface section, and the aforementioned shared memory section through the cross coupling network of the above 2nd. [Claim 3] It is the disk array control unit according to claim 1 which the cross coupling network of the above 1st connects between the aforementioned channel—interface section in each aforementioned disk array control unit and the aforementioned disk interface section, and the aforementioned channel interchange FE section and the aforementioned disk interface section, and the aforementioned shared memory section within each aforementioned disk array control unit.

[Claim 4] It is the disk array control unit according to claim 1 which it connects through the 3rd interconnection network in a self-unit within each aforementioned disk array control unit between the aforementioned channel-interface section in each aforementioned disk array control unit and the aforementioned disk interface section, and the aforementioned cache memory section, and is characterized by carrying out the direct file of between each aforementioned channel-interface section and two or more aforementioned disk interface sections, and two or more aforementioned shared memory sections within the aforementioned disk array control unit. [Claim 5] 1 or two or more channel-interface sections which have an interface with a host computer. An interface with a disk unit. It is the disk array control unit equipped with the above, and is characterized by having the 1st connection path for connection with other aforementioned disk array control units in the connection of the aforementioned channel-interface section, and the aforementioned disk array control units in the connection path for connection with other aforementioned disk array control units in the connection path for connection with other aforementioned disk array control units in the connection of the aforementioned channel-interface section and the aforementioned disk interface section, and the aforementioned channel-interface section and the aforementioned disk interface section, and the aforementioned shared memory section.

[Claim 6] It is the disk array control unit according to claim 5 which the aforementioned disk array control unit is stored in one case, and is characterized by equipping the above 1st and the

2nd connection path with a connector.

[Claim 7] The disk array control unit characterized by providing the following. 1 or two or more channel-interface sections which have an interface with a host computer. 1 or two or more disk interface sections which have an interface with a disk unit. The cache memory section which stores temporarily the data by which read/write is carried out to the aforementioned disk unit. It has the shared memory section which stores the control information about the data transfer between the aforementioned channel-interface section and the aforementioned disk interface section, and the aforementioned cache memory section, and the management information of the aforementioned disk unit. The aforementioned channel-interface section receives the read/write demand of the data from the aforementioned host computer. Data transfer between an interface with the aforementioned host computer and the aforementioned cache memory section is performed, the aforementioned disk interface section By performing data transfer between the aforementioned disk unit and the aforementioned cache memory section It is the disk array control unit which performs read/write of data. It has the 1st connection path for connection with other aforementioned disk array control units in the connection of the aforementioned channel-interface section and the aforementioned disk interface section, and the aforementioned cache memory section. The disk array control unit which has the 2nd connection path for connection with other aforementioned disk array control units in the connection of the aforementioned channel-interface section and the aforementioned disk interface section, and the aforementioned shared memory section two or more And the switching and balancing box out of which each 1st [the] of the aforementioned disk array control unit and the 2nd connection path are connected, combines mutually two or more aforementioned disk array control units, and it cheats as one disk array control unit.

[Claim 8] 1 or two or more channel-interface sections which have an interface with a host computer. 1 or two or more disk interface sections which have an interface with a disk unit. The cache memory section which stores temporarily the data by which read/write is carried out to the aforementioned disk unit. It has the shared memory section which stores the control information about the data transfer between the aforementioned channel-interface section and the aforementioned disk interface section, and the aforementioned cache memory section, and the management information of the aforementioned disk unit. The aforementioned channelinterface section receives the read/write demand of the data from the aforementioned host computer. Data transfer between an interface with the aforementioned host computer and the aforementioned cache memory section is performed, the aforementioned disk interface section By performing data transfer between the aforementioned disk unit and the aforementioned cache memory section It is the disk array control unit which performs read/write of data. It has the 1st connection path for connection with other aforementioned disk array control units in the connection of the aforementioned channel-interface section and the aforementioned disk interface section, and the aforementioned cache memory section. The disk array control unit which has the 2nd connection path for connection with other aforementioned disk array control units in the connection of the aforementioned channel-interface section and the aforementioned disk interface section, and the aforementioned shared memory section, And the switching and balancing box out of which the 1st of the aforementioned disk array control unit and the 2nd connection path are connected, combines mutually two or more aforementioned disk array control units, and it cheats as one disk array control unit. It has a connector in the above 1st, the 2nd connection path, and the aforementioned switching and balancing box, it is the extension method of the disk array control unit equipped with the above, the aforementioned switching and balancing box is constituted so that the connector of the 1st of two or more aforementioned disk array control units and the 2nd connection path may be connected, and it carries out extending the aforementioned disk array control unit as the feature by connecting the connector of the above 1st and the 2nd connection path, and the connector of the aforementioned switching and balancing box with a cable.

[Claim 9] It is the extension method of the disk array control unit according to claim 8 which carries out [that the aforementioned switching and balancing box adds the effective aforementioned correspondence information about the aforementioned disk array control unit

extended by the aforementioned table in connection with having the table which stores the correspondence information which shows correspondence with the information which specifies the aforementioned disk array control unit which should be connected with the address of the destination of the data which pass along the aforementioned switching and balancing box, and extending the aforementioned disk array control unit, and] as the feature. [Claim 10] The aforementioned disk array control unit is the extension method of the disk array control unit of the claim 8 characterized by connecting the case which was stored in the case, contained the aforementioned switching and balancing box and the aforementioned disk array control unit to a certain case, and contained other disk array control units by connecting two or more cables to the aforementioned switching and balancing box, respectively. [Claim 11] 1 or two or more channel-interface sections which have an interface with a host computer. An interface with a disk unit. Are the disk array control unit equipped with the above, and it has the 1st connection path for connection with other aforementioned disk array control units in the connection of the aforementioned channel-interface section and the aforementioned disk interface section, and the aforementioned cache memory section. Two or more disk array control units which have the 2nd connection path for connection with other aforementioned disk array control units in the connection of the aforementioned channel-interface section and the aforementioned disk interface section, and the aforementioned shared memory section, And it is characterized by storing the switching and balancing box out of which the 1st of the aforementioned disk array control unit and the 2nd connection path are connected, combines mutually two or more aforementioned disk array control units, and it cheats as one disk array control unit in one case.

[Translation done.]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

.This document has be≅n translated by computer. So the translation may not reflect the original orecisely.

2.*** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

001]

[The technical field to which invention belongs] this invention relates to the control unit of the disk array equipment which stores data in two or more magnetic disk units.

[000]

disk unit 5 and the disk array control unit 2, The cache memory section 14 which stores the data figures, and efforts to raise contracting this difference from the former, i.e., the 1/0 performance host computer 50 and the disk array control unit 2 with the conventional technology as shown in Description of the Prior Art] Compared with the I/O performance of the primary storage of the 0003] For example, two or more channel IF sections 11 which perform data transfer between a of a magnetic disk unit 5 temporarily, the control information (for example, the information about sections 12. In this disk array control unit 2, it connects with the cross coupling network 21 and the data transfer control between the channel IF section 11 and the disk IF section 12, and the section 13 which stores the management information of the data stored in a magnetic disk unit memory section 14 have accessible composition from all the channel IF sections 11 and disk IF the cross coupling network 22, respectively between the channel IF section 11 and the disk IF section 12, and the shared memory section 13 and between the channel IF section 11 and the computer which uses a semiconductor memory as a storage, the disk-subsystem (henceforth subsystem is constituted from two or more magnetic disk units, and the system which stores drawing 2, Two or more disk IF sections 12 which perform data transfer between a magnetic of a subsystem, are made. As one method for raising the I/O performance of a subsystem, a 5, and it sets in one disk array control unit 2. The shared memory section 13 and the cache subsystem") 1/0 performance which uses a magnetic disk as a storage is small about 3-4 cache memory section 14 --) about the disk array control unit 2 Have the shared memory data in two or more magnetic disk units and which is called so-called disk array is known. disk IF section 12, and the cache memory section 14.

[0004] The channel IF section 11 has the microprocessor (not shown) which controls the interface for connecting with a host computer 50, and the I/O over a host computer 50. Moreover, the disk IF section 12 has the microprocessor (not shown) which controls the interface for connecting with a magnetic disk unit 5, and the I/O over a magnetic disk unit 5. Moreover, the disk IF section 12 also performs execution of a RAID function. [0005] In this conventional disk array control unit 2, when there was an upper limit in the capacity of the disk in which connection with one disk array control unit 2 is possible and one disk array control unit 2 onced to record the data more than the **s support ********* record amount of data, two or more disk array control units 2 from the host computer 50. [0006] Moreover, when the host computer 50 more than the number of host channels connected to two or more disk array control units 2 from the number of host channels connected with one disk array control unit 2 needed to be connected, two or more disk array control units 2 were installed, and the host computer 50 was connected to each. [0007] Moreover, when making data shift among two or more disk array control units 2, the

computer 50, and data were shifted through the host computer 50.

[0008] moreover, with U.S. JP.5.B and the conventional technology currently indicated by No. 680 or 640 As shown in drawing 3, when shifting data between two disk array control units 3, between two disk array control units 3 Connect some interfaces (drawing 2) with a host computer 50 with the data shift path 8, and the data shift path 8 is minded for the data of the magnetic disk unit 5 connected with one disk array control unit 3. It had shifted to the magnetic disk unit 5 connected with another disk array control unit 3.

[0009] Moreover, when the data more than the record amount of data which one disk array control unit supports need to be recorded with other conventional technology. When the host computer more than the number of host channels connectable with one disk array control unit again needs to be connected, Moreover, when making data shift among two or more disk array control units. As shown in <u>drawing 4</u>, two or more disk array control units 4 were installed, and the interface with those host computers 50 was connected to the host computer 50 through the cross coupling network 23 which consists of switches.

[0010] Two director equipments share a shared memory in JP.11-66693.A, and the array disk processor restored when the data spindle which constitutes a disk array becomes out of control is shown in it. Here, composition which installs two or more array disks is not shown.

[Problem(s) to be Solved by the Invention] It is in the inclination which cuts down the costs which employment of a computer system and a storage system, maintenance, and management take by centralizing the computer and storage which were being conventionally distributed to every place in a data center, and constituting a computer system and a storage system from a big business represented by a bank, a security, the telephone company, etc.

10012] The support (KONEKUTIBITI) of the channel interface for connecting with hundreds of or more sets of host computers and the support with a storage capacity of hundreds of terabytes or more are demanded of the disk array control unit large-sized/high-end in such an inclination. [0013] On the other hand, the demand to the disk array control unit of small-scale composition (small case) of having had the same high efficiency and high-reliability as a large-sized/high-end disk array control unit is increasing by expansion of open market in recent years, and the spread of the storage area networks (SAN) expected from now on.

[0014] To the former demand, how to connect two or more conventional large-sized/high-end disk array control units, and constitute an overly large-scale disk array control unit can be considered.

[0015] Moreover, to the latter demand, how to constitute the equipment which set to the model (for example, thing which lessened the number of the channel IF section and the disk IF sections) of the minimum configuration of the conventional large-sized/high-end disk array control unit, and miniaturized the case to it can be considered. Moreover, how to constitute the equipment which supports the composition of the middle-scale shell large-scale which the conventional disk array control unit is supporting can be considered by connecting two or more sets of this miniaturized equipment.

[0016] a disk array control unit — high efficiency and quantity same from small-scale composition to overly large-scale composition as mentioned above — the control unit of composition of that there is a scalability which can respond by reliable architecture is needed, and, for that, the disk array control unit which are two or more disk array control units, and can be employed as one disk array control unit is needed

[0017] However, with the conventional technology shown in <u>drawing 2</u>, although it was possible to have increased the number of channels connected to a host computer 50 by increasing simply the number of the disk array control unit 2 and storage capacity, when one host computer 50 needed to store data in two or more disk array control units 2, the host computer 50 needed to connect the channel to all the disk array control units 2. Moreover, when data were accessed, the data to access need to grasp whether it is stored in the magnetic disk unit 5 connected to which disk array control unit 2, and needed to access the host computer 50 by specifying the target disk array control unit 2.

0018] Therefore, it was difficult to employ two or more sets of disk array control units as one

channel was connected to both two disk array control units 2 which shift data from one host

http://www4.ipdljpo.go.jp/cgi-bin/tran_web_cgi_ejje

disk array control unit.

[0019] it was possible to have accessed the data stored in the magnetic disk unit 5 to which three between disk array control units is connected by the data shift path 8, and which accumulates, only connects a host computer 50 to one set of the disk array control unit 3, and is connected with other disk array control units 3 with the conventional technology shown in drawing 3, and it was possible to have employed two or more disk array control units 3 as one disk array control units.

[0020] However, from a host computer 50, there is a lead demand of data, and when there are no data in the magnetic disk unit 5 connected to the disk array control unit 3, the data shift path 8 is disk array minded [3]. From the disk array control unit 3 by which the magnetic disk unit 5 which sends the lead demand and stores the corresponding data was connected to other disk array control units 3, demand data needed to be received through the data shift path 8, and demand data needed to be returned to the host computer 50. Therefore, when a certain host computer 50 accessed the data stored in the magnetic disk unit 5 connected with disk array control units 3 other than disk array control unit 3 with which confidence is connected, there was a problem that a performance fell remarkably.

[0021] Moreover, when making the data stored in the magnetic disk unit connected to a different disk array control unit from the disk array control unit with which this host computer is connected shift to the magnetic disk unit 5 connected to the disk array control unit 3 with which this host computer 50 is connected beforehand, in order to make data shift through the data shift path 8 in data with the frequency high in order to prevent the above-mentioned problem accessed from a certain host computer 50, there was a problem that where of a performance is low.

[0022] Moreover, it is possible for a host computer 50 to access all the disk array control units 4 through the cross coupling network 23 which used the switch with the conventional technology shown in drawing 4.

[0023] however, in order to employ two or more disk array control units 4 as one disk array control unit The data of all the disk array control units 4 connected to the switch into the switch which constitutes the cross coupling network 23 When it is necessary to have the map in which it is shown in which disk array control unit 4 it is stored and there is an access demand from a host computer 50, a command is analyzed in a switch and the function assigned to the disk array control unit 4 which stores demand data is needed.

[0024] In this case, since it is necessary to analyze a command also in the switch connected on it in addition to the command analysis in the conventional channel IF section 11, there is a problem that a performance falls, compared with the case where the direct file of the host computer 50 is carried out to the disk array control unit 4.

[0025] There were the following functions in a high-end disk array control unit. Namely, the duplicate of a certain business—use data set (it corresponds to a logical volume) is held. On the usual business, data are simultaneously updated to an original data set and a duplicate data set. For example, when there is a demand which takes backup of the data set, Renewal of data is stopped about a duplicate data set, it is used for a backup rise, and in an original data set, when business is continued and backup is completed, there is a function to take the adjustment of an original data set and the data set of a duplicate.

[0026] In the conventional technology shown in <u>drawing 2</u> – <u>drawing 4</u>, when it is going to hold the duplicate of a data set between disk array control units which are different when realizing the above-mentioned function, in order to make a data set shift between disk array control units, there was a problem that a performance fell remarkably.

[0027] The purpose of this invention is to offer the disk array control unit of composition of that there is a scalability which can respond by the architecture of the high efficiency and high-reliability same from small-scale composition to overly large-scale composition.

[0028] More specifically, the purpose of this invention is to stop degradation and realize offering the disk array system which can stop the degradation by the data shift between two or more disk array control units, and the function which a disk array control unit has by two or more sets of disk array control units, when it is going to employ two or more sets of disk array control units.

as one disk array control unit.

<u>8</u>

above-mentioned purpose has an interface with a host computer, 1 or two or more disk interface aforementioned channel-interface section and the aforementioned disk interface section, and the By performing data transfer between the aforementioned disk unit and the aforementioned cache aforementioned shared memory section are connected. As opposed to the read/write demand of aforementioned disk unit. The aforementioned channel-interface section and the aforementioned *********** and to connect between the aforementioned shared memory sections in two or section, and the aforementioned cache memory section, and the management information of the the data from the aforementioned host computer the aforementioned channel-interface section aforementioned cache memory sections in two or more aforementioned disk array control units. section in the aforementioned disk array control unit It is attained by the disk array control unit aforementioned cache memory section is performed. the aforementioned disk interface section temporarily the data by which read/write is carried out to the aforementioned disk unit, It has between the aforementioned channel-interface section and the aforementioned disk interface memory section The disk array control unit equipped with the function as a disk controller in characterized by read/write being possible in the data of the aforementioned shared memory sections which have an interface with a disk unit, The cache memory section which stores Means for Solving the Problem] 1 or two or more channel-interface sections in which the From the aforementioned channel-interface section and the aforementioned disk interface section in other aforementioned disk array control units, or the data of the aforementioned disk interface section, and the aforementioned cache memory section are connected. The the shared memory section which stores the control information about the data transfer more aforementioned disk array control units, It has a means to connect between the Data transfer between an interface with the aforementioned host computer and the itself performs read/write of data A means to be the disk array control unit which cache memory section.

[Embodiments of the Invention] Hereafter, although explained taking the case of a magnetic disk unit as mass data storage equipment, it may not be restricted to a magnetic disk as large capacity storage, and you may be large capacity storage like DVD.

[0031] As one of the gestalten of operation of this invention, preferably Between two or more aforementioned channel-interface sections in two or more aforementioned disk array control units and two or more aforementioned dach memory sections It connects with the cross coupling network using the switch over between two or more aforementioned disk array control units. It connects with the cross coupling network using the switch over between two or more aforementioned disk array control units between two or more aforementioned disk array control units between two or more aforementioned disk interface sections, and two or more aforementioned shared memory sections.

[0032] Moreover, between two or more aforementioned channel-interface sections in two or more desirable aforementioned disk array control units and two or more aforementioned disk interface sections, and two or more aforementioned cache memory sections It connects with the cross coupling network using the switch over between two or more aforementioned disk array control units. Between two or more aforementioned channel-interface sections and two or more aforementioned disk array sections. Within the aforementioned disk array control unit, a direct file is carried out and between the aforementioned shared memory sections is connected between the aforementioned disk array coupling network using the switch over between two or more aforementioned disk array control units.

[0033] Moreover, between two or more aforementioned channel-interface sections in two or more desirable aforementioned disk array control units and two or more aforementioned disk interface sections, and two or more aforementioned cache memory sections Within the aforementioned disk array control unit, it connects with the interconnection network which used

http://www4.ipdljpo.gojp/cgi-bin/tran_web_cgi_ejje

the switch in a self-unit, among two or more aforementioned disk array control units Between the aforementioned cache memory sections is connected with the cross coupling network using the switch over between two or more aforementioned disk array control units. Between two or more aforementioned channel-interface sections and two or more aforementioned disk interface sections, and two or more aforementioned disk interface sections, and two or more aforementioned disk array control unit, a direct file is carried out and between the aforementioned shared memory sections is connected among two or more aforementioned disk array control units with the cross coupling network using the switch over between two or more aforementioned disk array control units.

aforementioned magnetic disk unit and the aforementioned cache memory section A means to be aforementioned channel-interface section and the aforementioned disk interface section, and the host computer the aforementioned channel-interface section Data transfer between an interface computer and a magnetic disk unit. The channel-interface section which has an interface with a aforementioned cache memory section, It has a means to connect the aforementioned channelread/write of data, and to connect between the aforementioned shared memory sections in two host computer, The disk interface section which has an interface with a magnetic disk unit, The the management information of the aforementioned magnetic disk unit, A means to connect the interface section and the aforementioned disk interface section, and the aforementioned shared aforementioned cache memory sections in two or more aforementioned disk array control units, control unit from this disk array control unit from the aforementioned host computer connected information about the data transfer between the aforementioned channel-interface section and cache memory section which stores temporarily the data by which read/write is carried out to the aforementioned disk interface section, and the aforementioned cache memory section, and performed, the aforementioned disk interface section By performing data transfer between the [0034] Moreover, it is as follows if its attention is paid to the read/write of the data of a host the aforementioned magnetic disk unit, The shared memory section which stores the control the disk array control unit which *********** the disk array control unit which performs memory section. As opposed to the read/write demand of the data from the aforementioned aforementioned magnetic disk unit connected only to the different aforementioned disk array with the aforementioned host computer and the aforementioned cache memory section is or more aforementioned disk array control units, Have a means to connect between the and these connecting means are minded. Read/write is possible in the data of the only to the one aforementioned disk array control unit.

[0035] In addition, the technical problem which this application indicates, and its solution method are clarified with the column and drawing of an operation gestalt of invention.

[0036] Hereafter, the example of this invention is explained using a drawing

[0037] One example of this invention is shown in [example 1] <u>drawing 1</u>, $\frac{drawing 7}{2}$, and $\frac{drawing}{2}$. In the following examples, although the cross coupling network has explained the thing using the switch to the example, it connects mutually, and control information and data should just be transmitted, for example, it may consist of buses.

[0038] As shown in <u>drawing 1</u>, the disk array control unit 1 consists of two or more disk array control units 1–1. The disk array control unit 1–1 The interface section 11 with a host computer 50 (channel IF section). The interface section 12 with a magnetic disk unit 5 (disk IF section). Have the shared memory section 13 and the cache memory section 14, and it connects through the cross coupling network 210 over two or more disk array control units 1–1 between the channel IF section 11 and the disk IF section 12, and the shared memory section 13. It connects through the cross coupling network 220 over two or more disk array control units 1–1 between the channel IF section 1 and the disk IF section 12, and the cache memory section 14. That is, it has accessible composition from all the channel IF sections 11 and disk IF sections 12 through the cross coupling network 210 or the cross coupling network 220 to all the shared memory sections 13 or all the cache memory sections 14.

Socials Although one disk array control unit may be constituted as one case or it may be constituted as a module, it has the function as one disk controller in itself. It explains as what constitutes the respectively separate case from drawing 7.

oath switches (CM-SW) 111 for cache memories, and the two shared memory sections 13, It has array control unit 1-1 Two channel IF sections 11 with a host computer 50, Two disk IF sections microprocessors 101 which control the I/O over a magnetic disk unit 5, The one access-control 106, and the direct file of the CM access-control section 105 is carried out to two drives IF 103. access to the cache memory section 14, and the data transfer between a host computer 50 and section 13 are performed. A microprocessor 101 and drive JF 103 are connected by internal bus access-control section (CM access-control section) 105 to the cache memory section 14, and 12 with a magnetic disk unit 5, and two switches 110 for a shared memory path (SM~SW), Two between cases, it has come out that SM path between cases says SM path between disk array [0040] A concrete example in one disk array control unit 1-1 is shown in drawing 7. The disk memory (CM) access paths 137 and 138, SM paths 141 between cases, and the CM path 142 microprocessor 101 and the shared memory section 13 are performed. A microprocessor 101 section), It has the access-control section (CM access-control section) 105 which controls the two cache memory sections 14, shared memory (SM) access paths 135 and 136, cache and a host IF 102 are connected by internal bus 106, and the direct file of the CM accessthe data transfer between a magnetic disk unit 5 and the cache memory section 14 and a section 104 to the shared memory section 13 (SM access-control section), It has the one transfer of the control information between a microprocessor 101 and the shared memory microprocessors 101 which control the I/O over a host computer 50, The access-control control section 105 is carried out to two hosts IF 102. Moreover, the direct file of the SM section 104 which controls access to the shared memory section 13 (SM access-control 0041] The channel IF section 11 Two IF102 with a host computer 50 (host IF), Two (0042] The disk IF section 12 Two IF103 with a magnetic disk unit 5 (drive IF), Two the cache memory section 14 and a transfer of the control information between a control units and CM path between cases as CM path between disk array units access-control section 104 is carried out to two microprocessors 101.

array control unit 1-1 etc. [0044] The cache memory (CM) controller 108 and a memory module 109, and stores temporarily the data recorded on a magnetic disk unit 5. [0045] Two SM access paths 135 are connected to SM access-control section 104, and they are connected to two different SM controllers 107, respectively. Two access paths 136 are connected to two different SM controllers 107, respectively. Therefore, every one of a total of two access paths 136 is connected to the SM controller 107 from two SM-SW110. By carrying out like this, the access root from one SM access-control section 104 to one SM controller 107 is set to two. Since it becomes possible to access to the shared memory section 13 by another access root by this even when an obstacle occurs in one access path or SM-SW110, obstacle-proof nature can be raised.

.0043] The shared memory section 13 has the shared memory (SM) controller 107 and a memory

microprocessors 101. The disk IF section also performs execution of a RAID function.

Moreover, the direct file of the SM access-control section 104 is carried out to two

module 109, and stores the control information (for example, information about the data transfer

section 14, management information of the data recorded on a magnetic disk unit 5) of the disk

control between the channel IF section 11 and the disk IF section 12, and the cache memory

[0046] Two CM access paths 137 are connected to CM access-control section 105, and they are connected to two different CM-SW111, respectively. Two access paths 138 are connected to CM-SW111, and they are connected to two different CM controllers 108, respectively. Therefore, every one of a total of two access paths 138 is connected to the CM controller 108 from two CM-SW111. By carrying out like this, the access root from one CM access-control section 105 to one CM controller 108 is set to two. Since it becomes possible to access to the cache memory section 14 by another access root by this even when an obstacle occurs in one access path or CM-SW111, obstacle-proof nature can be raised.

[0047] Every one of a total of four SM access paths 135 is connected to SM-SW110, respectively from two channel IF sections 11 and two disk IF sections 12. Moreover, a total of two of every one access path 136 to the two shared memory sections 13 are connected to SM-

SW111. Moreover, the-two CM path 142 between cases for connecting with CM-SW111 of other two of every one access path 138 to the two cache memory sections 14 are connected to CMrespectively from two channel IF sections 11 and two disk IF sections 12. Moreover, a total of disk array control units 1-1 is connected. These two have the same property as SM path [0048] Every one of a total of four CM access paths 137 is connected to CM-SW111,

path between [of two] cases to the shared memory section 13 or the cache memory section 14 the disk IF section 12 Two access paths to the shared memory section 13 or the cache memory SW110 or CM-SW111 The demand from four access paths from the channel IF section 11 and section 14 in the self-disk array control unit 1-1, It has the function distributed to the access ,0049] In SM-SW110 or CM-SW111 Since the above access paths are connected, within SMin the other disk array control unit 1-1.

[0050] SM-SW110 is the connection of the channel IF section 11 and the disk IF section 12, and the shared memory section 13 in drawing 7, and CM-SW111 is the connection of the channel IF section 11 and the disk IF section 12, and the cache memory section 14.

0051] The example of the disk array control unit 1 which connected two disk array control units 1-1 shown in drawing 7 is shown in drawing 8.

[0052] Each SM path 141 between cases is connected through SM-SW121 between cases

cases between each disk array control unit 1-1 CM-SW111 in -1 and 1-1-2. SW 121 and 122 is [0053] Similarly, each CM path 142 between cases is connected through CM-SW122 between between each disk array control unit 1-1 SM-SW110 in -1 and 1-1-2. mounted as a switching and balancing box.

cases, without minding between [SW / 121 and 122] cases. By doing so, it becomes possible to cut down the overhead of the data transfer processing generated between [SW / 121 and 122] [0054] It is satisfactory, when the number of the disk array control units 1-1 to connect is two and this invention is carried out like this example, even if it connects the path between direct cases, and a performance improves.

Although omitted drawing, if a connector is prepared in the portion besides the disk array control shown in drawing 13, between SM-SW110 in each disk array control unit 1-1 and CM-SW111 is connected in the shape of a loop. With such composition, it becomes possible to connect two or [0055] It becomes possible to connect three or more sets of the disk array control units 1-1 by increasing from the example which shows the number of paths connectable between [SW $^\prime$ 121 and 122] cases to drawing 8 . Since there is a physical limitation in the number of paths which can be mounted between [SW / 121 and 122] cases, when the disk array control unit 1-1 to 0057] In this case, what is necessary is just to connect SM paths between cases which have connect is increased, it becomes impossible moreover, to connect among [SW] one case. In mounting which carried out cross coupling of three sets of the disk array control units by the come out of each disk array control unit 1-1, and CM paths between cases by the connector. [0056] Moreover, when connecting three or more sets of the disk array control units 1-1, as such a case, it is connecting between [SW] cases to multi-stage, and it becomes possible increasing the number of the connectable disk array control unit 1-1]. The example of unit 1-1 of the SM path 141 between cases, and the CM path 142 between cases, it is more disk array control units 1-1, without using between [SW / 121 and 122] cases. switching and balancing box is shown in drawing 19. It mentions later for details.

convenient for extending a disk array control unit. SM-SW110, the SM path 141 between cases, drawing 8, and the cross coupling network 220 of drawing 1 consists of CM-SW111, a CM path and SM-SW121 between cases constitute the cross coupling network 210 of drawing 1 from 142 between cases, and CM-SW122 between cases.

[0058] In drawing 8, an example in the case of reading data from the host computer 50 connected to the disk array control unit 1-1-1 is described.

section 11 in disk array control unit 1-1-1 to which self is connected. The microprocessor 101 in accessed, and the demanded data are stored. It can investigate in which magnetic disk unit 5 the translation table to which it is made to correspond in which magnetic disk unit 5 the address and the channel IF section 11 which received the demand investigates in which magnetic disk unit 5 data of demand data are stored is stored in the shared memory section 13, and the demanded [0059] First, a host computer 50 publishes the read-out demand of data in the channel IF both two disk array control units 1-1-1 and the shared memory section 13 in 1-1-2 are

memory section 14 is stored in the shared memory section 13, and it can check whether demand accesses both two disk array control units 1-1-1 and the shared memory section 13 in 1-1-2, .0060] Next, the microprocessor 101 in the channel IF section 11 which received the demand and checks whether the data required of each disk array control unit 1-1-1 and the cache memory section 14 in 1-1-2 are stored. The directory information on the data in the cache data exist in each cache memory section 14.

cause, the data is transmitted to the channel IF section 11 through own CM-SW111, and is sent [0061] When data are in the disk array control unit 1-1 cache memory section 14 of -1 by that to a host computer 50. When data are in the disk array control unit 1-1 cache memory section 14 of -2, the data is transmitted to the channel IF section 11 through CM-SW111 in disk array control unit 1-1-2, CM-SW122 between cases, and own CM-SW111, and is sent to a host computer 50.

[0062] When data exist in [no] the cache memory section 14, to the microprocessor 101 in the array control unit 1-1-2 with which the magnetic disk unit 5 in which demand data are stored is connected By minding CM-SW111 in the disk array control unit 1-1-2 Moreover, when it stores connected, a microprocessor 101 reads demand data, and it publishes an instruction so that it which received the instruction reads data from the magnetic disk unit 5 in which demand data control units 1-1-1 and of 1-1-2. When it stores data in the cache memory section 14 in disk data in the cache memory section 14 in disk array control unit 1-1-1 which is different in the may store in the cache memory section 14. The microprocessor 101 in the disk IF section 12 are stored, and stores demand data in one of the cache memory sections 14 two disk array disk array control unit 1-1-2 with which the magnetic disk unit 5 in which demand data are stored is connected By minding each CM-SW111 and CM-SW122 between cases, data are disk IF section 12 to which the magnetic disk unit 5 in which demand data are stored is transmitted to the cache memory section 14.

which stored data in the microprocessor 101 in the channel IF section 11 which published the instruction, after storing demand data in the cache memory section 14. The microprocessor 101 in the channel IF section 11 which received it reads data from the cache memory section 14 in [0063] The microprocessor 101 in the disk IF section 12 tells the cache memory section 14 which data were stored, and sends them to a host computer 50.

[0064] Without being conscious of whether the host computer 50 is stored in the magnetic disk unit 5 to which demand data are connected with which disk array control unit 1-1 according to this example, an access demand is only published to the disk array control unit 1-1 with which becomes possible to a host computer 50 to show two or more sets of the disk array control self is connected, it becomes possible to perform the writing and read-out of data, and it units 1-1 as one disk array control unit 1.

control units 1-1 is lost, and it becomes possible to stop read-out of data, and the performance internal cache memory section 14 when reading data from the magnetic disk unit 5 connected with a disk array control unit 1-1 which is different in the disk control unit 1-1 which received [0065] Moreover, since data can be read through an internal cross coupling network and the the demand, the need of shifting data through the channel IF section 11 of both disk array degradation of writing.

[0066] Other examples of this invention are shown in [example 2] drawing 5, drawing 9, and drawing 10

[0067] As shown in drawing 5, the composition of the disk array control unit 1 which consists of two or more disk array control units 1-2 is the same as the composition shown in drawing 1 of

..;

[0068] Between the channel IF section 11 and the disk IF section 12, and the shared memory section 13, it connects directly into the disk array control unit 1-2. Moreover, among two or more disk array control units 1-2, the shared memory section 13 is connected through the cross

[0069] As mentioned above, in this example, it becomes possible by carrying out the direct file of the channel IF section 11 and the disk IF section 12, and the shared memory section 13 into the disk array control unit 1-2 to shorten the access time to the shared memory section 13 compared with the case where it connects through the cross coupling network 210 shown in the example 1.

[0070] A concrete example in one disk array control unit 1–2 is shown in <u>drawing 9</u>. [0071] It is the same as that of the composition which also shows the composition in the disk array control unit 1–2 to <u>drawing 7</u> of an example 1 except for the connection composition esteween the channel IF section 11 and the disk IF section 12, and the shared memory section

[0072] a disk array — a control unit — one — — — two — a host computer — 50 — two — a ** — a channel — IF — the section — 11 — a magnetic disk unit — five — two — a ** — a disk — IF — the section — 12 — two — a ** — a cache memory — ** — a path — a switch (CMSW) — 111 — two — a ** — a shared memory — the section — 13 — two — a ** — a cache memory — the section — 14 — a

[0073] Two SM access paths 139 are connected to SM access-control section 104, and they are connected to two different SM controllers 107, respectively. Therefore, every one of a total of four SM access paths 139 is connected to the SM controller 107 from two channel JF sections 11 and two disk JF sections 12. Moreover, the-two SM path 143 between cases for connecting with the SM controller 107 of other disk array control units 1-2 is connected. [0074] By the SM controller 107, since the above access paths are connected, within the SM controller 107, it has the function to distribute the demand from four SM access paths 139 from the channel JF section 11 and the disk JF section 12 to the access path to a memory module 109, and the SM access path 143 between [of two] cases to the shared memory section 13 in the other disk array control unit 1-2.

the other disk array control unit 1–2. [0075] The example of the disk array control unit 1 which connected two disk array control units 1–2 shown in <u>drawing 9</u> is shown in <u>drawing 10</u>.

[0076] Between the shared memory sections 13 in each disk array control unit 1-2, each SM path 143 between cases is connected through SM-SW121 between cases.

[0077] Except it, it is the same as that of the composition shown in drawing 8 of an example 1. In this case, the SM controller 107 makes the connection of the channel IF section, the disk IF section, and the shared memory section.

[0078] It is satisfactory, when the number of the disk array control units 1–2 to connect is two and this invention is carried out like an example 1, even if it connects the path between direct cases, without minding between [SW / 121 and 122] cases. By doing so, it becomes possible to cut down the overhead of the data transfer processing generated between [SW / 121 and 122] cases, and a performance improves.

[0079] Moreover, it becomes possible to connect three or more sets of the disk array control units 1–2 by increasing from the example which shows the number of paths connectable between [SW / 121 and 122] cases to <u>drawing 10</u> like an example 1. Since there is a physical limitation in the number of paths which can be mounted between [SW / 121 and 122] cases, when the disk array control unit 1–2 to connect is increased, it becomes impossible moreover, to connect among [SW] one case. In such a case, it is connecting between [SW] cases to multistage, and it becomes possible [increasing the number of the connectable disk array control unit 1–2]. This is mounted as a switching and balancing box like an example 1.

[0080] Moreover, when connecting three or more sets of the disk array control units 1–2, in an example 1, it becomes possible to connect two or more disk array control units 1–2, without using between [SW / 121 and 122] cases by taking the composition shown in $\underline{drawing}$ 13, and

the composition of the shape of same loop.

[0081] In this example, operation of each part within the disk array control unit 1–2 in the case of performing read-out/writing of the data from a host computer 50 to a magnetic disk unit 5 is the same as that of an example 1 except for access being performed to the shared memory section 13 in other disk array control units 1–2 through the shared memory section 13 and the cross coupling network 24 in the self-disk array control unit 1–2. In addition, the cross coupling network 24 consists of an SM path 143 between cases, SM-SW121 between cases, and an SM controller 107.

[0082] Without being conscious of whether the host computer 50 is stored in the magnetic disk unit 5 to which denand data are connected with which disk array control unit 1–2 according to this example, an access demand is only published to the disk array control unit 1–2 with which self is connected, it becomes possible to perform the writing and read-out of data, and it becomes possible to a host computer 50 to show two or more sets of the disk array control units 1–2 as one disk array control units 1–2 as one disk array control units 1–2 as one disk array control units 1–2.

[0083] Moreover, since data can be read through an internal cross coupling network and the internal cache memory section 14 when reading data from the magnetic disk unit 5 connected with a disk array control unit 1-2 which is different in the disk control unit 1-2 which received the demand, the need of shifting data through the channel IF section 11 of both disk array control units 1-2 is lost, and it becomes possible to stop read-out of data, and the performance degradation of writing.

[0084] Other examples of this invention are shown in [example 3] <u>drawing 6</u>, <u>drawing 11</u>, and drawing 12.

drawing 12. [0085] As shown in drawing $\underline{6}$, the composition of the disk array control unit 1 which consists of two or more disk array control units 1–3 is the same as the composition shown in drawing $\underline{5}$ of an example 2 except for the connection composition between the channel IF section 11 and the disk IF section 12, and the cache memory section 14.

[0087] As mentioned above, when making data shift between the cache memory sections 14 of a different disk array control unit 1-3 by separating the cross coupling network 22 which connects the channel IF section 11 and the disk IF section 12, and the cache memory section 14, and the section 14, it connects through the cross coupling network 22 into the disk array control unit 1cross coupling network 24 which connects the cache memory section 14 between the disk array control units 1-3, barring access to the cache memory section 14 of the access demand from a memories. The function to which data are made to shift between the cache memory sections 14 cache memory section 14, data are treated in several K bytes of unit to the control information treated in the shared memory section 13 being several bytes. Therefore, raising a throughput is connected through the cross coupling network 25. It is the following reason to connect through section 12, and the shared memory section 13 being carried out like an example 2 between the 3. Moreover, among two or more disk array control units 1-3, the cache memory section 14 is planned, connecting with the number of pins restricted through the cross coupling network 22. of a different disk array control unit 1–3 is a function required in order to move data to a disk [0086] Between the channel IF section 11 and the disk IF section 12, and the cache memory the cross coupling network 22 to the direct file of the channel IF section 11 and the disk IF channel IF section 11 and the disk IF section 12, and the cache memory section 14. By the host computer 50 is lost. The disk IF section manages shift of the data between cache array control unit with low access frequency, when access from a host computer 50 concentrates to one disk array control unit 1-3.

[0088] A concrete example in one disk array control unit 1-3 is shown in drawing 11. [0089] It is the same as that of the composition which also shows the composition in the disk array control unit 1-3 to <u>drawing 9</u> of an example 2 except for the connection composition between the channel IF section 11 and the disk IF section 12, and the cache memory section 14. Here, the CM controller 108 makes the connection of the channel IF section, the disk IF section, and the cache memory section.

[0090] a disk array -- a control unit -- one -- -- three -- a host computer -- 50 -- two -- a ** -- a channel -- IF -- the section -- 11 -- a magnetic disk unit -- five -- two -- a ** -- a

http://www4.ipdljpo.go.jp/cgi-bin/tran_web_cgi_ejje

disk -- IF -- the section -- 12 -- two -- a ** -- a cache memory -- ** -- a path -- a switch (CM-SW) -- 111 -- two -- a ** -- a shared memory -- the section -- 13 -- two -- a ** -- a cache memory -- the section -- 14 -- a

[0091] Two CM access paths 137 are connected to CM access-control section 105, and they are connected to two different CM-SW111, respectively. Two access paths 138 are connected to CM-SW111, and they are connected to two different CM controllers 108, respectively. Therefore, every one of a total of two access paths 138 is connected to the CM controller 108 from two CM-SW111. Moreover, the-two CM path 144 between cases for connecting with the CM controller 108 of other disk array control units 1-3 is connected.

[0092] By the CM controller 108, since the above access paths are connected, within the CM controller 108, it has the function to distribute the demand from two CM access paths 138 from CM-SW111 to the access path to a memory module 109, and the CM access path 144 between [of two] cases to the cache memory section 14 in the other disk array control unit 1-3.

[0093] Every one of a total of four CM access paths 137 is connected to CM-SW111, respectively from two channel IF sections 11 and two disk IF sections 12. Moreover, a total of two of every one access path 138 to the two cache memory sections 14 are connected to CM-

[0094] In CM-SW111, since the above access paths are connected, within CM-SW111, it has the function to distribute the demand from four CM access paths 137 from the channel IF section 11 and the disk IF section 12 to two CM access paths 138 to the cache memory section 14. [0095] The example of the disk array control unit 1 which connected two disk array control units 1-3 shown in drawing 11 is shown in drawing 12.

[0096] Between the cache memory sections 14 in each disk array control unit 1-3, each CM path 144 between cases is connected through CM-SW122 between cases. Except it, it is the same as that of the composition shown in <u>drawing 10</u> of an example 2.

[0097] It is satisfactory, when the number of the disk array control units 1–3 to connect is two and this invention is carried out like an example 2, even if it connects the path between direct cases, without minding between [SW / 121 and 122] cases. By doing so, it becomes possible to cut down the overhead of the data transfer processing generated between [SW / 121 and 122] cases, and a performance improves.

[0098] Moreover, it becomes possible to connect three or more sets of the disk array control units 1–3 by increasing from the example which shows the number of paths connectable between [SW] cases to <u>drawing 12</u> like an example 2. Since there is a physical limitation in the number of paths which can be mounted between [SW / 121 and 122] cases, when the disk array control unit 1–3 to connect is increased, it becomes impossible moreover, to connect among [SW] one case. In such a case, it is connecting between [SW] cases to multi-stage, and it becomes possible [increasing the number of the connectable disk array control units 121 and 122]

[0099] Moreover, when connecting three or more sets of the disk array control units 1-3, in an example 1, it becomes possible to connect two or more disk array control units 1-3, without using between [SW / 121 and 122] cases by taking the composition shown in <u>drawing 13</u>, and the composition of the shape of same loop.

[0100] In this example, operation of each part within the disk array control unit 1–3 in the case of performing read-out/writing of the data from a host computer 50 to a magnetic disk unit 5 is the same as that of an example 2 except for access being performed to the cache memory section 14 in other disk array control units 1–3 through the cache memory section 14 and the cross coupling network 25 in the self-disk array control unit 1–3.

[0101] Without being conscious of whether the host computer 50 is stored in the magnetic disk unit 5 to which demand data are connected with which disk array control unit 1–3 according to this example, an access demand is only published to the disk array control unit 1–3 with which self is connected, it becomes possible to perform the writing and read-out of data, and it becomes possible to a host computer 50 to show two or more sets of the disk array control units 1–3 as one disk array control unit 1.

[0102] Moreover, since data can be read through an internal cross coupling network and the

internal cache memory section 14 when reading data from the magnetic disk unit 5 connected with a disk array control unit 1–3 which is different in the disk control unit 1–3 which received the demand, the need of shifting data through the channel IF section 11 of both disk array control units 1–3 is lost, and it becomes possible to stop read-out of data, and the performance degradation of writing.

[0103] Next, the example of use of the example of this invention is explained. There are the following functions in a high-end disk array control unit. Namely, the duplicate of a certain business-use data set (it corresponds to a logical volume) is held. On the usual business, data are simultaneously updated to an original data set and a duplicate data set. For example, when there is a demand which takes backup of the data set, Renewal of data is stopped about a duplicate data set, it is used for a backup rise, and an original data set has the function to take the adjustment of the data of an original data set and the data set of a duplicate, when business is continued and backup is completed.

[0104] In the disk array control unit 1 shown in an example 1, when holding the duplicate of a data set between different disk array control units 1–1, how to realize the above-mentioned forces of a conditional units 1–1.

function is explained using <u>drawing 8</u>. [0105] Here, suppose that an original data set is stored in the magnetic disk unit 5 temporarily connected with the disk array control unit 1-1-1 shown in <u>drawing 8</u>, and the data set of a duplicate is stored in the magnetic disk unit 5 connected with the disk array control unit 1-1-2. Moreover, the host computer 50 connected with the disk array control unit 1-1-1 will perform the usual business, and the work which takes backup of data will be done on the tape unit (not shown) to which the host computer 50 connected with the disk array control unit 1-1-2 is connected with self.

[0106] On the usual business, when there is a write request of data to the target data set from the host computer 50 connected with the disk array control unit 1–1-1, the microprocessor 101 in the disk array control unit 1–1 channel IF section 11 connected with the host computer 50 connected with –1 transmits and writes the data sent from the host computer 50 in the cache memory section 14 of the disk array control unit 1–1-1. The aforementioned microprocessor 101 to next, the microprocessor 101 in the disk IF section 12 with which the magnetic disk unit 5 in which the original data set is stored is connected An instruction is published through the shared memory section 13 of the disk array control unit 1–1–1. Data are read from the cache memory section 14 of the disk array control unit 1–1–1. and it transmits to the disk IF section 12 connected with the magnetic disk unit 5 in which the original data set is stored, and it transmits to a magnetic disk unit 5, and is made to write in it from there.

The microprocessor 101 in the disk array control unit 1–1 channel IF section 11 of –1 is supervising the renewal of data of an original data set, and stores the control information which shows the amount of renewal of data of an original data set, and stores the control information which shows the amount of renewal of data of an original data set in the disk array control unit 1–1 shared memory section 13 of –1. If it becomes beyond the value as which the amount of renewal of data was determined beforehand, the aforementioned microprocessor 101 will publish an instruction to the microprocessor 101 in the disk IF section 12 with which the magnetic disk unit 5 in which the original data set is stored is connected so that the content of updating of an original data set may be reflected in the data set of a duplicate. In response to it, a microprocessor 101 reads the data updated from the magnetic disk unit 5, and changes the address of the updating data into the address of the data set of a duplicate. The updating data is transmitted and written in the cache memory section 14 of the disk array control unit 1–1–2 through CM–SW111 of the disk array control unit 1–1–1, CM–SW122 between cases, and CM–SW111 of the disk array control unit 1–1–2, Next, updating data are read from the cache memory section 14, and it transmits to the disk IF section 12 connected with the magnetic disk unit 5 in which the data set of a duplicate is stored, and from there, it transmits to a magnetic disk unit 5 in which the data set of a duplicate is stored, and from there, it transmits to a magnetic disk unit 5 in

[0108] By the above-mentioned operation, an original data set and the data set of a duplicate are usually held in business.

[0109] When there is a demand which takes backup to the target data set from the host computer 50 connected with -2, the microprocessor 101 in the disk array control unit 1-1

memory section 13 of -1 temporarily to the microprocessor 101 in the disk array control unit 1-I channel IF section 11 with which the host computer 50 which is usually performing business is Next, the microprocessor 101 in the channel IF section 11 connected with the host computer 50 channel IF section 11 with which the host computer 50 is connected publishes an instruction so duplicate from the cache memory section 14 of the disk array control unit 1-1-2, transmits it to 1-2. The data set of a duplicate is read from a magnetic disk unit 5, and it transmits to the disk IF section 12, and it transmits to the cache memory section 14 of the disk array control unit 1– instruction is published through the shared memory section 13 of the disk array control unit 1the channel IF section 11, and is sent to the host computer 50 which advanced the demand of that the renewal of data to the data set of a duplicate may be interrupted through the shared connected. The microprocessor 101 which received it interrupts renewal of data temporarily. which advanced the demand of backup To the microprocessor 101 in the disk IF section 12 connected with the magnetic disk unit 5 in which the data set of a duplicate is stored An microprocessor 101 in the aforementioned channel IF section 11 reads the data set of a 1-2, and is made to write in it from the disk IF section 12. After it is completed, the backup there.

[0110] After backup of a data set is completed, the microprocessor 101 in the channel IF section 11 connected with the host computer 50 which advanced the demand of backup publishes an instruction through the shared memory section 13 of the disk array control unit 1-1-1 to the microprocessor 101 in the channel IF section 11 with which the host computer 50 which usually performs business is connected, and makes the data updated during the backup processing in an original data set reflect in the data set of a duplicate. This method is the same as the method example data can be shifted through an internal cross coupling network and the internal cache memory section 14 between two disk array control units 1-1-1 and 1-1-2 when realizing the above-mentioned function, the need of shifting data through both disk array control units 1-1-1 and the channel IF section of 1-1-2 is lost, and it becomes possible to stop degradation when performing the above-mentioned function. Therefore, reducing the efficiency of a user's usual business is lost.

[0111] Also in the disk array control unit 1 of the composition of an example 2 and an example 3, when carrying out this example, it is satisfactory, and the same effect as this example is

[0112] There are the following as other examples of use. It is necessary to read data from the disk array control unit by which the magnetic disk unit 5 which stores the corresponding data through a cross coupling network when there are no data in the magnetic disk unit 5 which there is a lead demand of data and was connected to the disk array control unit was connected to the disk array control unit from the host computer 50, and to return demand data to a host computer 50 in the disk array control unit 1 shown in an example 1, an example 2, and an example 3. Thus, when performing read/write of data by straddling between disk array control units and making data shift, a performance falls compared with the case where that is not right. [0113] The function which shifts to the magnetic disk unit 5 connected to the disk array control unit with which this host computer 50 is connected in the data stored in the magnetic disk unit 5 connected to a different disk array control unit from the disk array control unit with which this host computer 50 is connected in data with the frequency high in order to suppress the above data shift accessed from a certain host computer 50 is needed.

[0114] In the disk array control unit 1 shown in an example 1, the method of the abovementioned data shift is explained using <u>drawing 8</u>.

[0115] The microprocessor 101 in the channel IF section 11 is supervising the access frequency to the data set in all the magnetic disk units 5 (it corresponds to a logical volume), and stores the control information which shows the access frequency of the aforementioned data set in the shared memory section 13 in the disk array control unit 1–1–1 [same] as self. [0116] Here from the host computer 50 connected with the disk array control unit 1–1 Access concentrates on the data set in the disk array control unit 1–1 magnetic disk unit 5 connected

with -2. When access frequency exceeds the value defined beforehand, the microprocessor 101

in the disk array control unit 1-1 channel IF section 11 of -1 To the microprocessor 101 in the disk IF section 12 with which the magnetic disk unit 5 which stores the corresponding data set is connected An instruction is published through the shared memory section 13 in disk array control unit 1-1-2, and it transmits to the cache memory section 14 of the disk array control unit 1-1-2, and is made to read the corresponding data set and to write in it.

[0117] Next, the microprocessor 101 in the disk array control unit 1–1 channel IF section 11 of 1 reads the data which correspond from the cache memory section 14 of the disk array control unit 1–1–2, and transmits them to the cache memory section 14 of the disk array control unit 1–1. Next, an instruction is published to the microprocessor 101 in the disk array control unit 1–1 disk IF section 12 of –1 through the shared memory section 13 in disk array control unit 1–1 the data which correspond from the cache memory section 13 in disk array control unit 1–1 are read to it, and a magnetic disk unit 5 is made to write in it. Since according to this example data shift can be performed between two disk array control units 1–1 through an internal cross coupling network and the internal cache memory section 14 when performing the above data shift, the need of shifting data through the channel IF section of both disk array control units is lost, and it becomes possible to stop degradation when performing the above–mentioned data shift. Therefore, reducing the efficiency of a user's usual business is lost.

[0118] Also in the disk array control unit of the composition of an example 2 and an example 3, when carrying out this example, it is satisfactory, and the same effect as this example is accurred.

[0119] Next, the example of mounting of examples 1, 2, and 3 is described <u>Drawing 14</u> shows an example which carried the disk array control unit 1-1 shown in <u>drawing 7</u> of an example 1 in the case 201.

[0120] The channel IF section 11 shown in <u>drawing 7</u> is mounted on the channel IF package (PK) 311, the disk IF section 12 is mounted on a disk IFPK312, SM-SW110 and CM-SW111 are mounted on a switch PK320, and the shared memory section 13 and the cache memory section 14 are mounted on memory PK330. Moreover, on the back plane 340, the SM access paths 135 and 136 and the CM access paths 137 and 138 are wired, and it has become the form which puts each above PK in a back plane 340.

[0121] The cable for SM path 141 between cases and the cable for CM path 142 between cases are connected to a switch PK320, and the other end of each cable is connected to the connectors 221 and 222 in the side of a case 201, respectively. Illustration of a cable is omitted. 350 is a wall box and supplies power to above PK. Thus, the disk array control unit is equipped with the function of a disk array control unit as one case.

[0122] <u>Drawing 15</u> shows an example in the case of connecting two cases 201 shown in <u>drawing</u> 14.

[0123] SM-SW121 between cases shown in drawing 8 and CM-SW122 between cases are carried in the switching and balancing box 210. The CM path 142 between cases with which the SM path 141 between cases which leads to SM-SW121 between cases leads to a connector 221 at CM-SW122 between cases is connected to the connector 222.

[0124] When connecting two sets of cases 201 and 202, it is a cable 231 about the connector 221 for SM path between cases of a case 201, and the connector 221 of a switching and balancing box 210, and a cable 232 ties the connector 222 for CM path between cases of a case 201, and the connector 222 of a switching and balancing box 210. Similarly, a cable 231 ties the connector 221 of a case 202, and the connector 221 of a switching and balancing box 210, and a cable 232 ties the connector 222 of a case 202, and the connector 222 of a switching and balancing box 210.

[0125] By things, it becomes possible to support the number of connection channels to the host computer which cannot be supported by one case, or the storage capacity which cannot be supported by one case making it be the above.

[0126] Here, a case 201 can be made into a basic case, a case 202 can be made into the case for extension, and a switching and balancing box 210 can also be carried in a case 202. The installation space of a switching and balancing box 210 can be deleted without raising the manufacturing cost of the basic case 201 by carrying out like this.

not have any problem.

has a large capacity is needed from each of this case where two sets of disk array control units and the connector 222 through the cable 231 for SM path between cases, and the cable 232 for more disk array control units to a switching and balancing box 210 are prepared, extension from [0129] The example of mounting is shown in <u>drawing 19</u> . Here, the switching and balancing box [0128] The topology in the case of connecting three sets of disk array control units to <u>drawing</u> CM path between cases, respectively. If the capacity and the connector which connect four or illustration, the SM path 141 between cases and the CM path 142 between cases connect with 18 by SM-SW121 between cases and CM-SW122 between cases is shown. It solves and what SM-SW121 between ceses, and CM-SW122 between cases, respectively, and each disk array 210 is mounted as another case. A case 201,202,203 is connected to this by a connector 221 are connected since the number of connection of SW is increasing as mentioned above. Like control unit 1-1-1 to 1-1-3 functions as one disk array control unit as a whole with them. after is easy.

[0130] <u>Orawing 21</u> shows the format of the data which pass along a switching and balancing box 210. Data take the form of a packet and consist of a destination address 401, the command section 402, and data division 403. The address is the address on a shared memory and a cache

ncluding a destination address and its address is memorized here. A switching and balancing box 210 asks for the change place of a switch with reference to this switch-off substitute table from [0131] <u>Drawing 22</u> shows the switch-off substitute table 410 for the switching prepared in the switching and balancing box 210. Correspondence of the number of a disk array control unit the address 401 of a packet 400, and performs change control of a switch.

address of the switch-off substitute table 410 in a switching and balancing box 210, and port No. with it. When the aforementioned address is written in beforehand and extended, there is also a excess is in the connector which extends a disk array control unit to a switching and balancing excess, after connecting a switching and balancing box to multi-stage, a cable 231 and a cable 232 are connected to the connector. It adds by the disk array control unit which extended the box 210, a cable 231 and a cable 232 will be connected to the connector. When there was no [0132] When extending a disk array control unit, it is based on the following procedure. If an method of standing an effective flag.

function to transmit the inputted information to other disk array control units as it is. Although it has SM-SW110 and CM-SW111 drawing instead, it is good also as a bus structure. And you may number of sheets of the package (PK) of the disk array control unit 1-1 carried in the case 201 0134] Next, the example of mounting of further others is shown. As shown in drawing 16, the combine two or more disk array control units by the common bus which made bus connection. shown in <u>drawing 14</u> is reduced, and it considers as the case 205 which carried the disk array connected in series like illustration. At this time, SM-SW110 and CM-SW111 have the bridge .0133] Drawing 20 shows other examples of connection. Three disk array control units are control unit 1-1 of a minimum configuration.

[0135] Since middle-scale by carrying two or more cases 205 and switching and balancing boxes 210 in one case 206, and connecting through a switching and balancing box 210 by the method which showed between cases 205 in the example 6, and the same method as shown in drawing described as case 205, without taking the form of a case. Moreover, it is suitably decided as a 0136] In addition, you may take the form called module that what is necessary is just a thing 17, it becomes possible to constitute the disk array control unit of large-scale composition. matter on mounting whether give a wall box for every disk array control unit in the case of with the function of the disk array control unit on which it crawled, and which has been drawing 17 or supply electric power from a common wall box. Effect of the Invention.] According to this invention, when it is going to employ two or more sets of disk array control units as one disk array control unit, it becomes possible to offer the disk array system which stops the degradation by the data shift between two or more disk array

control units.

[Translation done.]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] Drawing showing the composition of the disk array control unit by this invention.

[Drawing 2] Drawing showing the composition of the conventional disk array control unit.

[Drawing 3] Drawing showing other composition of the conventional disk array control unit.

[Drawing 4] Drawing showing other composition of the conventional disk array control unit.

[Drawing 5] Drawing showing other composition of the disk array control unit by this invention.

[Drawing 6] Drawing showing other composition of the disk array control unit by this invention.

[Drawing 7] Drawing showing the detailed composition in the disk array control unit shown in drawing 1.

[Drawing 8] Drawing showing the composition which connects two or more disk array control units shown in drawing 7.

[Drawing 9] Drawing showing the detailed composition in the disk array control unit shown in drawing 5.

[Drawing 10] Drawing showing the composition which connects two or more disk array control units shown in drawing 9.

[Drawing 11] Drawing showing the detailed composition in the disk array control unit shown in drawing 6.

[Drawing 12] Drawing showing the composition which connects two or more disk array control units shown in drawing 11.

[Drawing 13] Drawing showing other composition which connects two or more disk array control units shown in drawing 7.

[Drawing 14] Drawing showing the example of loading to the case of the disk array control unit by this invention.

[Drawing 15] Drawing showing the composition which connects two or more cases which carried the disk array control unit by this invention.

[Drawing 16] Drawing showing other examples of loading to the case of the disk array control unit by this invention.

[Drawing 17] Drawing showing the example which carries the disk array control unit by this invention to two or more sets and one case.

<u>[Drawing 18]</u> Drawing showing the wiring structure of connecting three sets of disk array control systems with the switch between cases.

<u>Drawing 19</u> Drawing showing the example of 1 mounting of the wiring structure of <u>drawing 18</u>.

<u>[Drawing 20]</u> Drawing showing other examples for connecting three or more disk array control units by this invention.

<u>[Drawing 21]</u> Drawing showing an example of the data format of the information given to a switching and balancing box.

Drawing 22 Drawing showing an example of the switch-off substitute table prepared in the switching and balancing box.

[Description of Notations]

1: A disk array control unit, 1-1 [— The channel IF section 12 / — The disk IF section 13 / — The shared memory section, 14 / — 210 The cache memory section 220 / — A cross coupling

network, 50 / — Host comput	ter] — A disk array	control unit, 5 —	A magnetic disk un	it, 11
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	***************************************	***************************************	······································	···
[Translation done]	•			

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-256003 (P2001-256003A)

(43)公開日 平成13年9月21日(2001.9.21)

(51) Int.Cl.7		識別記号		FΙ			Ť	7]ド(参考)
G06F	3/06	302		G 0 6	F 3/06		302Z	5 B O O 5
		5 4 0					540	5B018
	12/08				12/08		J	5 B O 6 5
							G	
		3 2 0					3 2 0	
•			審査請求	未請求	請求項の数11	OL	(全 33 頁)	最終頁に続く

(21)出願番号

特願2000-72469(P2000-72469)

(22)出顧日

平成12年3月10日(2000.3.10)

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 藤本 和久

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 金井 宏樹

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 100068504

弁理士 小川 勝男 (外1名)


最終頁に続く

(54) 【発明の名称】 ディスクアレイ制御装置、そのディスクアレイ制御ユニットおよびその増設方法

(57)【要約】

【課題】複数台のディスクアレイ制御装置を1つのディスクアレイ制御装置として運用しようとする場合、複数のディスクアレイ制御装置間でのデータ移行における性能低下が避けられなかった。

【課題を解決するための手段】チャネルIF部と、ディスクIF部と、キャッシュメモリ部と、共有メモリ部とを有し、データのリード/ライトを行うディスクアレイ制御ユニットを、複数ユニット有するディスクアレイ制御ユニット内の共有メモリ部間を接続する相互結合網と、複数のディスクアレイ制御ユニット内のキャッシュメモリ部間を接続する相互結合網を有する。



1:ディスクアレイ制御装置

【特許請求の範囲】

【請求項1】ホストコンピュータとのインターフェース を有する1または複数のチャネルインターフェース部 と、ディスク装置とのインターフェースを有する1また は複数のディスクインターフェース部と、前記ディスク 装置に対しリード/ライトされるデータを一時的に格納 するキャッシュメモリ部と、前記チャネルインターフェ ース部及び前記ディスクインターフェース部と前記キャ ッシュメモリ部との間のデータ転送に関する制御情報及 び前記ディスク装置の管理情報を格納する共有メモリ部 とを有し、前記チャネルインターフェース部は前記ホス トコンピュータからのデータのリード/ライト要求に対 し、前記ホストコンピュータとのインターフェースと前 記キャッシュメモリ部との間のデータ転送を実行し、前 記ディスクインターフェース部は、前記ディスク装置と 前記キャッシュメモリ部との間のデータ転送を実行する ことにより、データのリード/ライトを行うディスクア レイ制御ユニットを、複数ユニット有するディスクアレ イ制御装置であって、前記各ディスクアレイ制御ユニッ ト内の前記チャネルインターフェース部および前記ディ スクインターフェース部と前記キャッシュメモリ部との 接続部間は第1の相互結合網を介して複数の前記ディス クアレイ制御ユニットにまたがって接続され、前記各デ ィスクアレイ制御ユニット内の前記チャネルインターフ エースおよび前記ディスクインターフェースと前記共有 メモリ部との接続部間は第2の相互結合網を介して複数 の前記ディスクアレイ制御ユニットにまたがって接続さ れていることを特徴とするディスクアレイ制御装置。

【請求項2】前記各ディスクアレイ制御ユニット内の前記チャネルインターフェース部及び前記ディスクインターフェース部と前記キャッシュメモリ部は互いに前記第1の相互結合網を介して接続され、前記チャネルインターフェース部及び前記ディスクインターフェース部と前記共有メモリ部は互いに前記第2の相互結合網を介して接続されることを特徴とする請求項1記載のディスクアレイ制御装置。

【請求項3】前記各ディスクアレイ制御ユニット内の前記チャネルインターフェース部及び前記ディスクインターフェース部と前記のキャッシュメモリ部との間は、前記第1の相互結合網によって接続され、前記チャネルインターフェー部及び前記ディスクインターフェース部と前記共有メモリ部との間は、前記各ディスクアレイ制御ユニット内では直接接続されていることを特徴とする請求項1記載のディスクアレイ制御装置。

【請求項4】前記各ディスクアレイ制御ユニット内の前記チャネルインターフェース部及び前記ディスクインターフェース部と前記キャッシュメモリ部との間は、前記各ディスクアレイ制御ユニット内では、自ユニット内の第3の相互接続網を通して接続され、前記各チャネルインターフェース部及び前記複数のディスクインターフェ

ース部と前記複数の共有メモリ部との間は、前記ディスクアレイ制御ユニット内では、直接接続されていることを特徴とする請求項1記載のディスクアレイ制御装置。 【請求項5】ホストコンピュータとのインターフェース

を有する1または複数のチャネルインターフェース部 と、ディスク装置とのインターフェースを有する1また は複数のディスクインターフェース部と、前記ディスク 装置に対しリード/ライトされるデータを一時的に格納 するキャッシュメモリ部と、前記チャネルインターフェ ース部及び前記ディスクインターフェース部と前記キャ ッシュメモリ部との間のデータ転送に関する制御情報及 び前記ディスク装置の管理情報を格納する共有メモリ部 とを有し、前記チャネルインターフェース部は前記ホス トコンピュータからのデータのリード/ライト要求に対 し、前記ホストコンピュータとのインターフェースと前 記キャッシュメモリ部との間のデータ転送を実行し、前 記ディスクインターフェース部は、前記ディスク装置と 前記キャッシュメモリ部との間のデータ転送を実行する ことにより、データのリード/ライトを行うディスクア レイ制御ユニットであって、前記チャネルインターフェ ース部および前記ディスクインターフェース部と前記キ ャッシュメモリ部との接続部に他の前記ディスクアレイ 制御ユニットへの接続のための第1の接続パスを有し、 前記チャネルインターフェース部および前記ディスクイ ンターフェース部と前記共有メモリ部との接続部に他の 前記ディスクアレイ制御ユニットへの接続のための第2 の接続パスを有することを特徴とするディスクアレイ制 御ユニット。

【請求項6】前記ディスクアレイ制御ユニットは1つの 筺体に収められ、前記第1、第2の接続パスはコネクタ を備えたことを特徴とする請求項5記載のディスクアレ イ制御ユニット。

【請求項7】ホストコンピュータとのインターフェース を有する1または複数のチャネルインターフェース部 と、ディスク装置とのインターフェースを有する1また は複数のディスクインターフェース部と、前記ディスク 装置に対しリード/ライトされるデータを一時的に格納 するキャッシュメモリ部と、前記チャネルインターフェ ース部及び前記ディスクインターフェース部と前記キャ ッシュメモリ部との間のデータ転送に関する制御情報及 び前記ディスク装置の管理情報を格納する共有メモリ部 とを有し、前記チャネルインターフェース部は前記ホス トコンピュータからのデータのリード/ライト要求に対 し、前記ホストコンピュータとのインターフェースと前 記キャッシュメモリ部との間のデータ転送を実行し、前 記ディスクインターフェース部は、前記ディスク装置と 前記キャッシュメモリ部との間のデータ転送を実行する ことにより、データのリード/ライトを行うディスクア レイ制御ユニットであって、前記チャネルインターフェ ース部および前記ディスクインターフェース部と前記キ

ャッシュメモリ部との接続部に他の前記ディスクアレイ制御ユニットへの接続のための第1の接続パスを有し、前記チャネルインターフェース部および前記ディスクインターフェース部と前記共有メモリ部との接続部に他の前記ディスクアレイ制御ユニットへの接続のための第2の接続パスを有するディスクアレイ制御ユニットが複数個、および前記ディスクアレイ制御ユニットのそれぞれの第1、第2の接続パスが接続され、前記複数個のディスクアレイ制御ユニットを互いに結合し一つのディスクアレイ制御装置とせしめるスイッチボックスとを備えたことを特徴とするディスクアレイ制御装置。

【請求項8】ホストコンピュータとのインターフェース を有する1または複数のチャネルインターフェース部 と、ディスク装置とのインターフェースを有する1また は複数のディスクインターフェース部と、前記ディスク 装置に対しリード/ライトされるデータを一時的に格納 するキャッシュメモリ部と、前記チャネルインターフェ ース部及び前記ディスクインターフェース部と前記キャ ッシュメモリ部との間のデータ転送に関する制御情報及 び前記ディスク装置の管理情報を格納する共有メモリ部 とを有し、前記チャネルインターフェース部は前記ホス トコンピュータからのデータのリード/ライト要求に対 し、前記ホストコンピュータとのインターフェースと前 記キャッシュメモリ部との間のデータ転送を実行し、前 記ディスクインターフェース部は、前記ディスク装置と 前記キャッシュメモリ部との間のデータ転送を実行する ことにより、データのリード/ライトを行うディスクア レイ制御ユニットであって、前記チャネルインターフェ ース部および前記ディスクインターフェース部と前記キ ャッシュメモリ部との接続部に他の前記ディスクアレイ 制御ユニットへの接続のための第1の接続パスを有し、 前記チャネルインターフェース部および前記ディスクイ ンターフェース部と前記共有メモリ部との接続部に他の 前記ディスクアレイ制御ユニットへの接続のための第2 の接続パスを有するディスクアレイ制御ユニット、およ び前記ディスクアレイ制御ユニットの第1、第2の接続 パスが接続され、前記複数個のディスクアレイ制御ユニ ットを互いに結合し一つのディスクアレイ制御装置とせ しめるスイッチボックスとを備えたディスクアレイ制御 装置において、前記第1、第2の接続パスおよび前記ス イッチボックスにコネクタを有し、前記スイッチボック スは複数の前記ディスクアレイ制御ユニットの第1、第 2の接続パスのコネクタが接続されるよう構成され、ケ ープルによって前記第1、第2の接続パスのコネクタと 前記スイッチボックスのコネクタを接続することにより 前記ディスクアレイ制御ユニットを増設することを特徴 とするディスクアレイ制御ユニットの増設方法。

【請求項9】前記スイッチボックスは前記スイッチボックスを通るデータのあて先のアドレスと接続すべき前記ディスクアレイ制御ユニットを特定する情報との対応を

示す対応情報を格納するテーブルを持ち、前記ディスクアレイ制御ユニットを増設するのに伴い、前記テーブルに増設された前記ディスクアレイ制御ユニットに関する有効な前記対応情報を追加することを特徴とする請求項8記載のディスクアレイ制御ユニットの増設方法。

【請求項10】前記ディスクアレイ制御ユニットはそれぞれ筐体に収められ、ある筐体に前記スイッチボックスと前記ディスクアレイ制御ユニットを収納し、前記スイッチボックスに複数のケーブルを接続することにより他のディスクアレイ制御ユニットを収納した筐体を接続することを特徴とする請求項8のディスクアレイ制御ユニットの増設方法。

【請求項11】 ホストコンピュータとのインターフェー スを有する1または複数のチャネルインターフェース部 と、ディスク装置とのインターフェースを有する1また は複数のディスクインターフェース部と、前記ディスク 装置に対しリード/ライトされるデータを一時的に格納 するキャッシュメモリ部と、前記チャネルインターフェ ース部及び前記ディスクインターフェース部と前記キャ ッシュメモリ部との間のデータ転送に関する制御情報及 び前記ディスク装置の管理情報を格納する共有メモリ部 とを有し、前記チャネルインターフェース部は前記ホス トコンピュータからのデータのリード/ライト要求に対 し、前記ホストコンピュータとのインターフェースと前 記キャッシュメモリ部との間のデータ転送を実行し、前 記ディスクインターフェース部は、前記ディスク装置と 前記キャッシュメモリ部との間のデータ転送を実行する ことにより、データのリード/ライトを行うディスクア レイ制御ユニットであって、前記チャネルインターフェ ース部および前記ディスクインターフェース部と前記キ ャッシュメモリ部との接続部に他の前記ディスクアレイ 制御ユニットへの接続のための第1の接続パスを有し、 前記チャネルインターフェース部および前記ディスクイ ンターフェース部と前記共有メモリ部との接続部に他の 前記ディスクアレイ制御ユニットへの接続のための第2 の接続パスを有する複数のディスクアレイ制御ユニッ ト、および前記ディスクアレイ制御ユニットの第1、第 2の接続パスが接続され、前記複数個のディスクアレイ 制御ユニットを互いに結合し一つのディスクアレイ制御 装置とせしめるスイッチボックスとが1つの筐体に収め られていることを特徴とするディスクアレイ制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、データを複数の磁 気ディスク装置に格納するディスクアレイ装置の制御装 置に関する。

[0002]

【従来の技術】半導体記憶装置を記憶媒体とするコンピュータの主記憶のI/O性能に比べて、磁気ディスクを記憶媒体とするディスクサプシステム(以下「サプシス

テム」という。)の I / O性能は 3 ~ 4 桁程度小さく、 従来からこの差を縮めること、すなわちサプシステムの I / O性能を向上させる努力がなされている。サプシス テムの I / O性能を向上させるための 1 つの方法とし て、複数の磁気ディスク装置でサプシステムを構成し、 データを複数の磁気ディスク装置に格納する、いわゆる ディスクアレイと呼ばれるシステムが知られている。

【0003】例えば、従来技術では、図2に示すように ホストコンピュータ50とディスクアレイ制御装置2と の間のデータ転送を実行する複数のチャネル I F部 1 1 と、磁気ディスク装置5とディスクアレイ制御装置2間 のデータ転送を実行する複数のディスク I F部12と、 磁気ディスク装置5のデータを一時的に格納するキャッ シュメモリ部14と、ディスクアレイ制御装置2に関す る制御情報(例えば、チャネルIF部11及びディスク IF部12とキャッシュメモリ部14との間のデータ転 送制御に関する情報、磁気ディスク装置5に格納するデ ータの管理情報)を格納する共有メモリ部13とを備 え、1つのディスクアレイ制御装置2内において、共有 メモリ部13およびキャッシュメモリ部14は全てのチ ャネル I F部 1 1 及びディスク I F部 1 2 からアクセス 可能な構成となっている。このディスクアレイ制御装置 2では、チャネルIF部11及びディスクIF部12と 共有メモリ部13との間、及びチャネル1F部11及び ディスク I F部12とキャッシュメモリ部14との間 は、相互結合網21、及び相互結合網22でそれぞれ接 続される。

【0004】チャネルIF部11は、ホストコンピュータ50と接続するためのインターフェース及びホストコンピュータ50に対する入出力を制御するマイクロプロセッサ(図示せず)を有している。また、ディスクIF部12は、磁気ディスク装置5と接続するためのインターフェース及び磁気ディスク装置5に対する入出力を制御するマイクロプロセッサ(図示せず)を有している。また、ディスクIF部12は、RAID機能の実行も行う。

【0005】この従来のディスクアレイ制御装置2では、1つのディスクアレイ制御装置2への接続可能なディスクの容量には上限があり、1つのディスクアレイ制御装置2ががサポート出きる記録データ量以上のデータを記録する必要がある場合、ディスクアレイ制御装置2を複数台設置し、ホストコンピュータ50から複数のディスクアレイ制御装置2にチャネルを接続していた。

【0006】また、1つのディスクアレイ制御装置2に接続できるホストチャネル数以上のホストコンピュータ50を接続する必要がある場合、ディスクアレイ制御装置2を複数台設置し、それぞれにホストコンピュータ50を接続していた。

【0007】また、複数のディスクアレイ制御装置2間でデータを移行させる場合、1つのホストコンピュータ 50からデータの移行を行う2つのディスクアレイ制御 装置2の両方にチャネルを接続し、ホストコンピュータ 50を介して、データの移行を行っていた。

【0008】また、米国特許5、680、640号に開示されている従来技術では、図3に示すように2つのディスクアレイ制御装置3間でデータの移行を行う場合、2つのディスクアレイ制御装置3の間で、ホストコンピュータ50とのインターフェースの一部(図では2本)をデータ移行パス8で接続し、一方のディスクアレイ制御装置3に繋がる磁気ディスク装置5のデータを、データ移行パス8を介して、もう一方のディスクアレイ制御装置3に繋がる磁気ディスク装置5に移行していた。

【0009】また、他の従来技術では、1つのディスクアレイ制御装置がサポートする記録データ量以上のデータを記録する必要がある場合、また1つのディスクアレイ制御装置に接続できるホストチャネル数以上のホストコンピュータを接続する必要がある場合、また、複数のディスクアレイ制御装置間でデータを移行させる場合、図4に示すようにディスクアレイ制御装置4を複数台設置し、それらのホストコンピュータ50とのインターフェースをスイッチから構成される相互結合網23を介して、ホストコンピュータ50に接続していた。

【0010】特開平11-66693号公報には、2つのディレクタ装置が共有メモリを共用して、ディスクアレイを構成するデータスピンドルが制御不能になったとき復元するアレイディスク処理装置が示されている。ここではアレイディスクを複数台設置するような構成は示されていない。

[0011]

【発明が解決しようとする課題】銀行、証券、電話会社等に代表される大企業では、従来各所に分散していたコンピュータ及びストレージを、データセンターの中に集中化してコンピュータシステム及びストレージシステムを構成することにより、コンピュータシステム及びストレージシステムの運用、保守、管理に要する費用を削減する傾向にある。

【0012】このような傾向の中で、大型/ハイエンドのディスクアレイ制御装置には、数百台以上のホストコンピュータへ接続するためのチャネルインターフェースのサポート(コネクティビティ)、数百テラバイト以上の記憶容量のサポートが要求されている。

【0013】一方、近年のオープン市場の拡大、今後予想されるストレージ・エリア・ネットワーク(SAN)の普及により、大型/ハイエンドのディスクアレイ制御装置と同様の高機能・高信頼性を備えた小規模構成(小型筐体)のディスクアレイ制御装置への要求が高まっている。

【0014】前者の要求に対しては、従来の大型/ハイエンドのディスクアレイ制御装置を複数接続して超大規模なディスクアレイ制御装置を構成する方法が考えられる。

【0015】また後者の要求に対しては、従来の大型/ハイエンドのディスクアレイ制御装置の最小構成のモデル、(例えばチャネルIF部、ディスクIF部の数を少なくしたもの)において筐体を小型化した装置を構成する方法が考えられる。また、この小型化した装置を複数台接続することにより、従来のディスクアレイ制御装置がサポートしている中規模から大規模の構成をサポートする装置を構成する方法が考えられる。

【0016】ディスクアレイ制御装置では、上記のように、小規模な構成から超大規模な構成まで、同一の高機能・高信頼なアーキテクチャで対応可能な、スケーラビリティのある構成の制御装置が必要となってきており、そのためには、複数のディスクアレイ制御装置で、1つのディスクアレイ制御装置として運用できるディスクアレイ制御装置が必要となる。

【0017】しかし、図2に示す従来技術では、ディスクアレイ制御装置2の台数を単純に増やすことによってホストコンピュータ50に接続するチャネル数、記憶容量を増やすことが可能であるが、1つのホストコンピュータ50が複数のディスクアレイ制御装置2にデータを格納する必要がある場合、ホストコンピュータ50は全てのディスクアレイ制御装置2に対してチャネルを接続する必要があった。また、データにアクセスする場合、ホストコンピュータ50はアクセスするデータがどのディスクアレイ制御装置2に接続された磁気ディスクま置5に格納されているかを把握し、目的のディスクアレイ制御装置2を特定してアクセスを行う必要があった。

【0018】したがって、複数台のディスクアレイ制御 装置を1つのディスクアレイ制御装置として運用するこ とは困難であった。

【0019】図3に示す従来技術では、データ移行パス8によりディスクアレイ制御装置間3が接続されているため、ホストコンピュータ50は1台のディスクアレイ制御装置3に接続するだけで、他のディスクアレイ制御装置3に繋がる磁気ディスク装置5に格納されたデータにアクセスすることが可能であり、複数のディスクアレイ制御装置3を1つのディスクアレイ制御装置3を1つのディスクアレイ制御装置として運用することが可能であった。

【0020】しかし、ホストコンピュータ50からディスクアレイ制御装置3に、例えばデータのリード要求があり、そのディスクアレイ制御装置3に接続された磁気ディスク装置5にデータが無かった場合、データ移行パス8を介して、他のディスクアレイ制御装置3にそのリード要求を送り、該当するデータを格納している磁気ディスク装置5が接続されたディスクアレイ制御装置3から、データ移行パス8を介して要求データを受け取り、ホストコンピュータ50へ要求データを返す必要があった。したがって、あるホストコンピュータ50が、自信が繋がるディスクアレイ制御装置3以外のディスクアレイ制御装置3以外のディスクアレイ制御装置3以外のディスクアレイ制御装置3に繋がる磁気ディスク装置5に格納された

データにアクセスする場合、著しく性能が低下するという問題があった。

【0021】また、上記問題を防ぐため、あるホストコンピュータ50からアクセスされる頻度の高いデータの中で、該ホストコンピュータが繋がるディスクアレイ制御装置とは異なるディスクアレイ制御装置に接続された磁気ディスク装置に格納されているデータを、予め該ホストコンピュータ50が繋がるディスクアレイ制御装置3に接続された磁気ディスク装置5に移行させておく場合、データ移行パス8を介してデータを移行させるため、性能が低いという問題があった。

【0022】また、図4に示す従来技術では、スイッチを用いた相互結合網23を介して、ホストコンピュータ50は全てのディスクアレイ制御装置4にアクセスすることが可能である。

【0023】しかし、複数のディスクアレイ制御装置4を1つのディスクアレイ制御装置として運用するためには、相互結合網23を構成するスイッチ内に、そのスイッチに接続された全てのディスクアレイ制御装置4のデータが、どのディスクアレイ制御装置4に格納されているかを示すマップを持つ必要があり、ホストコンピュータ50からアクセス要求があった場合、スイッチにおいてコマンドを解析し、要求データを格納しているディスクアレイ制御装置4に割り振る機能が必要となる。

【0024】この場合、従来のチャネルIF部11でのコマンド解析に加え、その上に繋がるスイッチにおいてもコマンドを解析する必要があるため、ホストコンピュータ50がディスクアレイ制御装置4に直接接続されている場合に比べ、性能が低下するという問題がある。

【0025】ハイエンドのディスクアレイ制御装置には以下のような機能があった。すなわち、ある業務用のデータセット(論理ボリュームに対応)の複製を保持しておき、通常の業務ではオリジナルデータセットと複製データセットに対して同時にデータの更新を行い、例えば、そのデータセットのバックアップをとる要求があった場合、複製データセットについてデータの更新を中止し、それをバックアップアップ用に使用し、オリジナルデータセットでは業務を継続し、バックアップが終了した時点で、オリジナルデータセットと複製のデータセットの整合性をとるという機能がある。

【0026】図2~図4に示す従来技術において、上記機能を実現する場合、異なるディスクアレイ制御装置間でデータセットの複製を保持しようとした場合には、ディスクアレイ制御装置間でデータセットを移行させる必要があるため、性能が著しく低下するという問題があった。

【0027】本発明の目的は、小規模な構成から超大規模な構成まで、同一の高機能・高信頼性のアーキテクチャで対応可能な、スケーラビリティのある構成のディスクアレイ制御装置を提供することにある。

【0028】より具体的には、本発明の目的は、複数台のディスクアレイ制御装置を1つのディスクアレイ制御装置として運用しようとする場合、複数のディスクアレイ制御装置間でのデータ移行による性能低下を抑えることが可能なディスクアレイシステムを提供すること、また、ディスクアレイ制御装置が有する機能を、性能低下を抑えて複数台のディスクアレイ制御装置で実現することにある。

[0029]

【課題を解決するための手段】上記目的は、ホストコン ピュータとのインターフェースを有する1または複数の チャネルインターフェース部と、ディスク装置とのイン ターフェースを有する1または複数のディスクインター フェース部と、前記ディスク装置に対しリード/ライト されるデータを一時的に格納するキャッシュメモリ部 と、前記チャネルインターフェース部及び前記ディスク インターフェース部と前記キャッシュメモリ部との間の データ転送に関する制御情報及び前記ディスク装置の管 理情報を格納する共有メモリ部とを有し、前記チャネル インターフェース部及び前記ディスクインターフェース 部と前記キャッシュメモリ部が接続され、前記チャネル インターフェース部及び前記ディスクインターフェース 部と前記共有メモリ部が接続され、前記ホストコンピュ ータからのデータのリード/ライト要求に対し、前記チ ャネルインターフェース部は、前記ホストコンピュータ とのインターフェースと前記キャッシュメモリ部との間 のデータ転送を実行し、前記ディスクインターフェース 部は、前記ディスク装置と前記キャッシュメモリ部との 間のデータ転送を実行することにより、データのリード /ライトを行うそれ自体ディスク制御装置としての機能 を備えているディスクアレイ制御ユニットを、複数ユニ ット有するディスクアレイ制御装置であって、前記複数 のディスクアレイ制御ユニット内の前記共有メモリ部間 を接続する手段と、前記複数のディスクアレイ制御ユニ ット内の前記キャッシュメモリ部間を接続する手段を有 し、前記ディスクアレイ制御ユニット内の前記チャネル インターフェース部及び前記ディスクインターフェース 部から、他の前記ディスクアレイ制御ユニット内の前記 共有メモリ部のデータ、または前記キャッシュメモリ部 のデータをリード/ライト可能であることを特徴とする ディスクアレイ制御装置により達成される。

[0030]

【発明の実施の形態】以下、大容量のデータの記憶装置として磁気ディスク装置を例にとって説明するが、大容量記憶装置として磁気ディスクに限られるものではなく、例えばDVDのような大容量記憶装置であって良い。

【0031】本発明の実施の形態の1つとして、好ましくは、前記複数のディスクアレイ制御ユニット内の前記複数のチャネルインターフェース部及び前記複数のディ

スクインターフェース部と前記複数のキャッシュメモリ 部との間は、前記複数のディスクアレイ制御ユニット間 に跨るスイッチを用いた相互結合網によって接続し、前 記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記複数の共有メモリ部と の間は、前記複数のディスクアレイ制御ユニット間に跨るスイッチを用いた相互結合網によって接続する。

【0032】また、好ましくは、前記複数のディスクアレイ制御ユニット内の前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記複数のキャッシュメモリ部との間は、前記複数のディスクアレイ制御ユニット間に跨るスイッチを用いた相互お合網によって接続し、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記複数の共有メモリ部との間は、前記ディスクアレイ制御ユニット間では、前記共有メモリ部間を前記複数のディスクアレイ制御ユニット間に跨るスイッチを用いた相互結合網によって接続する。

【0033】また、好ましくは、前記複数のディスクアレイ制御ユニット内の前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部及び前記複数のディスクインターフェースと前記複数のキャッシュメモリ部との間は、前記ディスクアレイ制御ユニット内では、前記キャッシュメモリ部間を前記複数のディスクアレイ制御ユニット間に跨るスクアレイ制御ユニット間に跨るスクインターフェース部と前記複数のディスクインターフェース部と前記複数のディスクアレイ制御ユニット内では、直接接続し、前記オスクアレイ制御ユニット内では、直接接続し、前記複数のディスクアレイ制御ユニット内では、前記共有メモリ部間を前記複数のディスクアレイ制御ユニット間では、前記オースクアレイ制御ユニット間では、前記オースクアレイ制御ユニット間では、前記オースクアレイ制御ユニット間では、前記オースクアレイ制御ユニット間に跨るスイッチを用いた相互結合網によって接続する。

【0034】また、ホストコンピュータと磁気ディスク 装置とのデータのリード/ライトに着目すれば以下のよ うである。ホストコンピュータとのインターフェースを 有するチャネルインターフェース部と、磁気ディスク装 置とのインターフェースを有するディスクインターフェ ース部と、前記磁気ディスク装置に対しリード/ライト されるデータを一時的に格納するキャッシュメモリ部・ と、前記チャネルインターフェース部及び前記ディスク インターフェース部と前記キャッシュメモリ部との間の データ転送に関する制御情報及び前記磁気ディスク装置 の管理情報を格納する共有メモリ部と、前記チャネルイ ンターフェース部及び前記ディスクインターフェース部 と前記キャッシュメモリ部を接続する手段と、前記チャ ネルインターフェース部及び前記ディスクインターフェ ース部と前記共有メモリ部を接続する手段とを有し、前 記ホストコンピュータからのデータのリード/ライト要

求に対し、前記チャネルインターフェース部は、前記ホ ストコンピュータとのインターフェースと前記キャッシ ュメモリ部との間のデータ転送を実行し、前記ディスク インターフェース部は、前記磁気ディスク装置と前記キ ャッシュメモリ部との間のデータ転送を実行することに より、データのリード/ライトを行うディスクアレイ制 御ユニットを、複数ユニット有するディスクアレイ制御 装置であって、前記複数のディスクアレイ制御ユニット 内の前記共有メモリ部間を接続する手段と、前記複数の ディスクアレイ制御ユニット内の前記キャッシュメモリ 部間を接続する手段を有し、該接続手段を介して、1つ の前記ディスクアレイ制御ユニットにのみ接続されてい る前記ホストコンピュータから、該ディスクアレイ制御 ユニットとは異なる前記ディスクアレイ制御ユニットに のみ接続されている前記磁気ディスク装置のデータをリ ード/ライト可能である。

【0035】その他、本願が開示する課題、及びその解決方法は、発明の実施形態の欄及び図面により明らかにされる。

【0036】以下、本発明の実施例を図面を用いて説明する。

【0037】 [実施例1] 図1、図7、及び図8に、本発明の一実施例を示す。以下の実施例において、相互結合網はスイッチを利用したものを例に説明してあるが、相互に接続され制御情報やデータが転送されればよいのであり、例えばバスで構成されても良い。

【0038】図1に示すように、ディスクアレイ制御装 置1は複数のディスクアレイ制御ユニット1-1から構 成される。ディスクアレイ制御ユニット1-1は、ホス トコンピュータ50とのインターフェース部 (チャネル IF部) 11と、磁気ディスク装置5とのインターフェ ース部(ディスクIF部)12と、共有メモリ部13 と、キャッシュメモリ部14を有し、チャネルIF部1 1及びディスク I F部12と共有メモリ部13の間は複 数のディスクアレイ制御ユニット1-1に跨る相互結合 網210を介して接続され、チャネルIF部11及びデ イスク I F部12とキャッシュメモリ部14の間は複数 のディスクアレイ制御ユニット1-1に跨る相互結合網 220を介して接続されている。すなわち、相互結合網 210、あるいは相互結合網220を介して、全てのチ ャネル I F部 1 1 及びディスク I F部 1 2 から、全ての 共有メモリ部13、あるいは全てのキャッシュメモリ部 14ヘアクセス可能な構成となっている。

【0039】1つのディスクアレイ制御ユニットは1つの筐体として構成されるか、またはモジュールとして構成されても良いが、それ自体1つのディスク制御装置としての機能を備えているものである。図7ではそれぞれ別個な筐体を構成しているものとして説明する。

【0040】1つのディスクアレイ制御ユニット1-1 内の具体的な一例を図7に示す。ディスクアレイ制御ユ ニット1-1は、ホストコンピュータ50との2つのチャネルIF部11と、磁気ディスク装置5との2つのディスクIF部12と、2つの共有メモリパス用スイッチ(SM-SW)110と、2つのキャッシュメモリ用パススイッチ(CM-SW)111と、2つの共有メモリ部13と、2つのキャッシュメモリ部14と、共有メモリ(SM)アクセスパス135と、136と、キャッシュメモリ(CM)アクセスパス137と、138と、筐体間SMパス141と、筐体間CMパス142を有する。筐体間SMパスはディスクアレイ制御ユニット間SMパスと、筐体間CMパスはディスクアレイユニット間CMパスと言うことが出きる。

【0041】チャネルIF部11は、ホストコンピュータ50との2つのIF(ホストIF)102と、ホストコンピュータ50に対する入出力を制御する2つのマイクロプロセッサ101と、共有メモリ部13へのアクセスを制御するアクセス制御部(SMアクセス制御部)105を有るアクセス制御部(CMアクセス制御部)105を有し、ホストコンピュータ50とキャッシュメモリ部14間のデータ転送、及びマイクロプロセッサ101と共有メモリ部13間の制御情報の転送を実行する。マイクロプロセッサ101及びホストIF102は内部バス106によって接続され、CMアクセス制御部105は2つのホストIF102に直接接続されている。また、SMアクセス制御部104は2つのマイクロプロセッサ101に直接接続されている。

【0042】ディスクIF部12は、磁気ディスク装置 5との2つのIF(ドライブIF)103と、磁気ディスク装置5に対する入出力を制御する2つのマイクロプロセッサ101と、共有メモリ部13への1つのアクセス制御部(SMアクセス制御部)104と、キャッシュメモリ部14への1つのアクセス制御部(CMアクセス制御部)105を有し、磁気ディスク装置5とキャッシュメモリ部14間のデータ転送、及びマイクロプロセッサ101と共有メモリ部13間の制御情報の転送を実行する。マイクロプロセッサ101及びドライブIF103は内部バス106によって接続され、CMアクセス制御部105は2つのドライブIF103に直接接続されている。また、SMアクセス制御部104は2つのマイクロプロセッサ101に直接接続されている。ディスクIF部はRAID機能の実行も行う。

【0043】共有メモリ部13は、共有メモリ(SM)コントローラ107とメモリモジュール109とを有し、ディスクアレイ制御ユニット1-1の制御情報(例えば、チャネルIF部11及びディスクIF部12とキャッシュメモリ部14との間のデータ転送制御に関する情報、磁気ディスク装置5に記録するデータの管理情報)等を格納する。

【0044】キャッシュメモリ部14は、キャッシュメ

モリ (CM) コントローラ108とメモリモジュール109を有し、磁気ディスク装置5へ記録するデータを一時的に格納する。

【0045】 SMアクセス制御部104には2本のSM アクセスパス135を接続し、それらを2つの異なるS M-SW110にそれぞれ接続する。SM-SW110には2本のアクセスパス136を接続し、それらを2つの異なるSMコントローラ107にそれぞれ接続する。したがってSMコントローラ107には、2つのSM-SW110から1本ずつ、計2本のアクセスパス136が接続される。こうすることにより、1つのSMアクセス制御部104から1つのSMコントローラ107へのアクセスルートが2つとなる。これにより、1つのアクセスルートが2つとなる。これにより、1つのアクセスパスまたはSM-SW110に障害が発生した場合でも、も11つのアクセスルートにより共有メモリ部13へアクセスすることが可能となるため、耐障害性を向上させることができる。

【0046】 CMアクセス制御部105には2本のCM アクセスパス137を接続し、それらを2つの異なるC M-SW111にそれぞれ接続する。CM-SW111には2本のアクセスパス138を接続し、それらを2つの異なるCMコントローラ108にそれぞれ接続する。したがってCMコントローラ108には、2つのCM-SW111から1本ずつ、計2本のアクセスパス138が接続される。こうすることにより、1つのCMアクセス制御部105から1つのCMコントローラ108へのアクセスルートが2つとなる。これにより、1つのアクセスパスまたはCM-SW111に障害が発生した場合でも、もう1つのアクセスルートによりキャッシュメモリ部14へアクセスすることが可能となるため、耐障害性を向上させることができる。

【0047】SM-SW110には、2つのチャネルIF部11と、2つのディスクIF部12からそれぞれ1本ずつ、計4本のSMアクセスパス135が接続される。また、SM-SW110には、2つの共有メモリ部13へのアクセスパス136が1本ずつ、計2本接続される。また、他のディスクアレイ制御ユニット1-1のSM-SW110と接続するための筐体間SMパス141が2本接続される。これは一方が入力、他方が出力用であっても良く、また、それぞれが双方向の情報の転送が出来るものであっても良い。

【0048】CM-SW111には、2つのチャネルIF部11と、2つのディスクIF部12からそれぞれ1本ずつ、計4本のCMアクセスパス137が接続される。また、CM-SW111には、2つのキャッシュメモリ部14へのアクセスパス138が1本ずつ、計2本接続される。また、他のディスクアレイ制御ユニット1-1のCM-SW111と接続するための筐体間CMパス142が2本接続される。この2本もまた筐体間SMパスと同様の性質を持っている。

【0049】SM-SW110、あるいはCM-SW111では、上記のようなアクセスパスが接続されるため、SM-SW110内、あるいはCM-SW111内では、チャネルIF部11及びディスクIF部12からの4本のアクセスパスからの要求を、自ディスクアレイ制御ユニット1-1内の共有メモリ部13、あるいはキャッシュメモリ部14への2本のアクセスパスと、他ディスクアレイ制御ユニット1-1内の共有メモリ部13、あるいはキャッシュメモリ部14への2本の筐体間アクセスパスに振分ける機能を有する。

【0050】図7でSM-SW110はチャネルI F部 11およびディスクI F部12と共有メモリ部13との接続部であり、CM-SW111はチャネルI F部11およびディスクI F部12とキャッシュメモリ部14との接続部である。

【0051】図7に示すディスクアレイ制御ユニット1 -1を2台接続したディスクアレイ制御装置1の例を図 8に示す。

【0052】各ディスクアレイ制御ユニット1-1-1、1-1-2内のSM-SW110間は、各筐体間SMパス141を筐体間SM-SW121を介して接続する。

【0053】同様に、各ディスクアレイ制御ユニット1-1-1、1-1-2内のCM-SW111間は、各筐体間CMパス142を筐体間CM-SW122を介して接続する。SW121、122はスイッチボックスとして実装される。

【0054】本実施例のように、接続するディスクアレイ制御ユニット1-1が2台の場合は、筐体間SW121、122を介さずに直接筐体間パスを接続しても本発明を実施する上で問題は無い。そうすることにより、筐体間SW121、122で発生するデータ転送処理のオーバヘッドを削減することが可能となり、性能が向上する

【0055】 筐体間SW121、122に接続できるパス数を、図8に示す例より増やすことにより、3台以上のディスクアレイ制御ユニット1-1を接続することが可能となる。また、筐体間SW121、122に実装可能なパス数には物理的な限界があるため、接続するディスクアレイ制御ユニット1-1を増やしていった場合、1つの筐体間SWだけでは接続できなくなる。そうした場合は、筐体間SWを多段に接続することで、接続可能なディスクアレイ制御ユニット1-1の台数を増やすことが可能となる。スイッチボックスにより3台のディスクアレイ制御ユニットを相互結合した実装例を図19に示す。詳細は後述する。

【0056】また、3台以上のディスクアレイ制御ユニット1-1を接続する場合、図13に示すように各ディスクアレイ制御ユニット1-1内のSM-SW110及びCM-SW111間をループ状に接続する。このよう

な構成では、筐体間SW121、122を用いずに複数 のディスクアレイ制御ユニット1-1を接続することが 可能となる。

【0057】この場合には各ディスクアレイ制御ユニッ ト1-1から出ている筐体間SMパス同士、筐体間CM パス同士をコネクタで接続すれば良い。図では省略して あるが筐体間SMパス141、および筐体間CMパス1 42のディスクアレイ制御ユニット1-1の外の部分に コネクタを設ければディスクアレイ制御ユニットを増設 するのに都合が良い。図8でSM-SW110、筐体間 SMパス141および筐体間SM-SW121で図1の 相互結合網210を構成し、CM-SW111、筐体間 CMパス142および筐体間CM-SW122で図1の 相互結合網220を構成する。

【0058】図8において、ディスクアレイ制御装置1 -1-1に接続されたホストコンピュータ50からデー 夕を読み出す場合の一例を述べる。

【0059】まず、ホストコンピュータ50は、自身が 接続されているディスクアレイ制御装置1-1-1内の チャネル I F部 1 1 にデータの読出し要求を発行する。 要求を受けたチャネル I F部11内のマイクロプロセッ サ101は、2つのディスクアレイ制御ユニット1-1 -1、1-1-2内の共有メモリ部13の両方にアクセ スし、要求されたデータがどの磁気ディスク装置5内に 格納されているかを調べる。共有メモリ部13には、要 求データのアドレスとそのデータがどの磁気ディスク装 置5に格納されているかを対応させる変換テーブルが格 納されており、要求されたデータがどの磁気ディスク装 置5内に格納されているかを調べることができる。

【0060】次に、要求を受けたチャネルIF部11内 のマイクロプロセッサ101は、2つのディスクアレイ 制御ユニット1-1-1、1-1-2内の共有メモリ部 13の両方にアクセスし、各ディスクアレイ制御ユニッ ト1-1-1、1-1-2内のキャッシュメモリ部14 に要求されたデータが格納されているかどうかを確認す る。共有メモリ部13にはキャッシュメモリ部14内デ ータのディレクトリ情報が格納されており、各キャッシ ュメモリ部14に要求データが存在するかどうかを確認 できる。

【0061】それによりディスクアレイ制御ユニット1 -1-1のキャッシュメモリ部14内にデータがあった 場合は、そのデータを自身のСМ-SW111を介して チャネルIF部11まで転送し、ホストコンピュータ5 0に送る。ディスクアレイ制御ユニット1-1-2のキ ャッシュメモリ部14内にデータがあった場合は、その データをディスクアレイ制御ユニット1-1-2内のC M-SW111、筐体間CM-SW122、自身のCM -SW111を介してチャネルIF部11まで転送し、 ホストコンピュータ50に送る。

【0062】どのキャッシュメモリ部14内にもデータ

が存在しなかった場合、マイクロプロセッサ101は要 求データが格納されている磁気ディスク装置5が接続さ れているディスクIF部12内のマイクロプロセッサ1 01に対し、要求データを読出し、キャッシュメモリ部 14に格納するように命令を発行する。命令を受けたデ ィスクIF部12内のマイクロプロセッサ101は、要 **求データが格納されている磁気ディスク装置5からデー** タを読出し、2つのディスクアレイ制御ユニット1-1 -1、1-1-2の内のどちらか一方のキャッシュメモ リ部14に要求データを格納する。要求データが格納さ れている磁気ディスク装置5が繋がるディスクアレイ制 御ユニット1-1-2内のキャッシュメモリ部14にデ ータを格納する場合は、そのディスクアレイ制御ユニッ ト1-1-2内のCM-SW111を介することによ り、また、要求データが格納されている磁気ディスク装 置5が繋がるディスクアレイ制御ユニット1-1-2と は異なるディスクアレイ制御ユニット1-1-1内のキ ャッシュメモリ部14にデータを格納する場合は、それ ぞれのCM-SW111及び筐体間CM-SW122を 介することにより、キャッシュメモリ部14ヘデータが 転送される。

【0063】ディスクIF部12内のマイクロプロセッ サ101は、要求データをキャッシュメモリ部14へ格 納した後、命令を発行したチャネル I F部11内のマイ クロプロセッサ101に、データを格納したキャッシュ メモリ部14を伝える。それを受けたチャネル IF部1 1内のマイクロプロセッサ101は、データが格納され たキャッシュメモリ部14からデータを読出し、ホスト コンピュータ50へ送る。

【0064】本実施例によれば、ホストコンピュータ5 0は要求データがどのディスクアレイ制御ユニット1-1に繋がる磁気ディスク装置5に格納されているかを意 識することなく、自身が繋がるディスクアレイ制御ユニ ット1-1にアクセス要求を発行するだけで、データの 書き込み及び読出しを行うことが可能になり、ホストコ ンピュータ50に対して、複数台のディスクアレイ制御 ユニット1-1を1つのディスクアレイ制御装置1に見 せることが可能となる。

【0065】また、要求を受けたディスク制御ユニット 1-1とは異なるディスクアレイ制御ユニット1-1に 繋がる磁気ディスク装置5からデータを読み出す場合、 内部の相互結合網及びキャッシュメモリ部14を介し て、データを読み出すことが出来るため、両方のディス クアレイ制御ユニット1-1のチャネル IF部11を介 してデータを移行する必要が無くなり、データの読出し 及び書き込みの性能の低下を抑えることが可能となる。 【0066】 [実施例2] 図5、図9、及び図10に、

本発明の他の実施例を示す。

【0067】図5に示すように、複数のディスクアレイ 制御ユニット1-2からなるディスクアレイ制御装置1

の構成は、チャネルIF部11及びディスクIF部12 と共有メモリ部13の間の接続構成を除いて、実施例1 の図1に示す構成と同様である。

【0068】チャネルIF部11及びディスクIF部12と共有メモリ部13の間は、ディスクアレイ制御ユニット1-2内において直接に接続されている。また、複数のディスクアレイ制御ユニット1-2の間では、共有メモリ部13は相互結合網24を介して接続されている。

【0069】上記のように、この実施例ではディスクアレイ制御ユニット1-2内においてチャネルIF部11及びディスクIF部12と共有メモリ部13を直接接続することにより、実施例1で示した相互結合網210を介して接続する場合に比べ、共有メモリ部13へのアクセス時間を短縮することが可能になる。

【0070】1つのディスクアレイ制御ユニット1-2 内の具体的な一例を図9に示す。

【0071】ディスクアレイ制御ユニット1-2内の構成も、チャネルIF部11及びディスクIF部12と共有メモリ部13の間の接続構成を除いて、実施例1の図7に示す構成と同様である。

【0072】ディスクアレイ制御ユニット1-2は、ホストコンピュータ50との2つのチャネルIF部11 と、磁気ディスク装置5との2つのディスクIF部12 と、2つのキャッシュメモリ用パススイッチ(CM-SW)111と、2つの共有メモリ部13と、2つのキャッシュメモリ部14と、共有メモリ(SM)アクセスパス139と、キャッシュメモリ(CM)アクセスパス137と、CMアクセスパス138と、筐体間SMパス143と、筐体間CMパス142を有する。

【0073】SMアクセス制御部104には2本のSMアクセスパス139を接続し、それらを2つの異なるSMコントローラ107にそれぞれ接続する。したがってSMコントローラ107には、2つのチャネルIF部11及び2つのディスクIF部12から1本ずつ、計4本のSMアクセスパス139が接続される。また、他のディスクアレイ制御ユニット1-2のSMコントローラ107と接続するための筐体間SMパス143が2本接続される。

【0074】SMコントローラ107では、上記のようなアクセスパスが接続されるため、SMコントローラ107内では、チャネルIF部11及びディスクIF部12からの4本のSMアクセスパス139からの要求を、メモリモジュール109へのアクセスパスと、他ディスクアレイ制御ユニット1-2内の共有メモリ部13への2本の筐体間SMアクセスパス143に振分ける機能を有する。

【0075】図9に示すディスクアレイ制御ユニット1-2を2台接続したディスクアレイ制御装置1の例を図10に示す。

【0076】各ディスクアレイ制御ユニット1-2内の 共有メモリ部13間は、各筐体間SMパス143を筐体 間SM-SW121を介して接続する。

【0077】それ以外は、実施例1の図8に示す構成と同様である。この場合はSMコントローラ107がチャネルIF部とディスクIF部と共有メモリ部との接続部をなす。

【0078】実施例1と同様に、接続するディスクアレイ制御ユニット1-2が2台の場合は、筐体間SW121、122を介さずに直接筐体間パスを接続しても本発明を実施する上で問題は無い。そうすることにより、筐体間SW121、122で発生するデータ転送処理のオーバヘッドを削減することが可能となり、性能が向上する

【0079】また、実施例1と同様に、筐体間SW121、122に接続できるパス数を、図10に示す例より増やすことにより、3台以上のディスクアレイ制御ユニット1-2を接続することが可能となる。また、筐体間SW121、122に実装可能なパス数には物理的な限界があるため、接続するディスクアレイ制御ユニット1-2を増やしていった場合、1つの筐体間SWだけでは接続できなくなる。そうした場合は、筐体間SWを多段に接続することで、接続可能なディスクアレイ制御ユニット1-2の台数を増やすことが可能となる。これは実施例1と同様スイッチボックスとして実装される。

【0080】また、3台以上のディスクアレイ制御ユニット1-2を接続する場合、実施例1において、図13に示した構成と同様のループ状の構成をとることにより、、筐体間SW121、122を用いずに複数のディスクアレイ制御ユニット1-2を接続することが可能とかる

【0081】本実施例において、ホストコンピュータ50から磁気ディスク装置5へのデータの読み出し/書き込みを行う場合の、ディスクアレイ制御ユニット1-2内での各部の動作は、他のディスクアレイ制御ユニット1-2内の共有メモリ部13へアクセスが、自ディスクアレイ制御ユニット1-2内の共有メモリ部13及び相互結合網24を介して行われることを除いて、実施例1と同様である。なお、筐体間SMパス143、筐体間SM-SW121、およびSMコントローラ107で相互結合網24が構成される。

【0082】本実施例によれば、ホストコンピュータ50は要求データがどのディスクアレイ制御ユニット1ー2に繋がる磁気ディスク装置5に格納されているかを意識することなく、自身が繋がるディスクアレイ制御ユニット1-2にアクセス要求を発行するだけで、データの書き込み及び読出しを行うことが可能になり、ホストコンピュータ50に対して、複数台のディスクアレイ制御ユニット1-2を1つのディスクアレイ制御装置1に見せることが可能となる。

【0083】また、要求を受けたディスク制御ユニット1-2とは異なるディスクアレイ制御ユニット1-2に繋がる磁気ディスク装置5からデータを読み出す場合、内部の相互結合網及びキャッシュメモリ部14を介して、データを読み出すことが出来るため、両方のディスクアレイ制御ユニット1-2のチャネルIF部11を介してデータを移行する必要が無くなり、データの読出し及び書き込みの性能の低下を抑えることが可能となる。【0084】 [実施例3] 図6、図11、及び図12に、本発明の他の実施例を示す。

【0085】図6に示すように、複数のディスクアレイ制御装置1-3からなるディスクアレイ制御装置1の構成は、チャネルIF部11及びディスクIF部12とキャッシュメモリ部14の間の接続構成を除いて、実施例2の図5に示す構成と同様である。

【0086】チャネルIF部11及びディスクIF部12とキャッシュメモリ部14の間は、ディスクアレイ制御ユニット1-3内において相互結合網22を介して接続されている。また、複数のディスクアレイ制御ユニット1-3の間では、キャッシュメモリ部14は相互結合網25を介して接続されている。実施例2と同様にチャネルIF部11およびディスクIF部12と共有メモリ部13が直接接続されているのに対し、チャネルIF部11およびディスクIF部12とキャッシュメモリ部14との間は相互結合網22を介して接続されているのは対し、キャッシュメモリ部14では例えば数バイトであるのに対し、キャッシュメモリ部14では例えば数バイトの単位でデータが扱われる。そのため、相互結合網22を通して限られたピン数で接続しながらスループットを上げることが図られる。

【0087】上記のように、チャネル I F部 11及びディスク I F部 12とキャッシュメモリ部 14を接続する相互結合網 22と、ディスクアレイ制御ユニット 1-3間でキャッシュメモリ部 14を接続する相互結合網 24を分離することにより、異なるディスクアレイ制御ユニット 1-3のキャッシュメモリ部 14間でデータを移行させる場合、ホストコンピュータ 50 からのアクセスを妨げることがなくなる。キャッシュメモリ間のデータの移行はディスク I F部が司る。異なるディスクアレイ制御ユニット 1-3のキャッシュメモリ部 14間でデータを移行させる機能は、1つのディスクアレイ制御ユニット 1-3に対してホストコンピュータ 50 からのアクセスが集中した場合、アクセス頻度の少ないディスクアレイ制御ユニットにデータを移動させるために必要な機能である。

【0088】1つのディスクアレイ制御ユニット1-3 内の具体的な一例を図11に示す。

【0089】ディスクアレイ制御ユニット1-3内の構成も、チャネルIF部11及びディスクIF部12とキャッシュメモリ部14の間の接続構成を除いて、実施例

2の図9に示す構成と同様である。ここではCMコントローラ108がチャネルIF部とディスクIF部とキャッシュメモリ部との接続部をなす。

【0090】ディスクアレイ制御ユニット1-3は、ホストコンピュータ50との2つのチャネルIF部11と、磁気ディスク装置5との2つのディスクIF部12と、2つのキャッシュメモリ用パススイッチ(CM-SW)111と、2つの共有メモリ部13と、2つのキャッシュメモリ部14と、共有メモリ(SM)アクセスパス139と、キャッシュメモリ(CM)アクセスパス137と、CMアクセスパス138と、筐体間SMパス143と、筐体間CMパス144を有する。

【0091】CMアクセス制御部105には2本のCMアクセスパス137を接続し、それらを2つの異なるCM-SW111にそれぞれ接続する。CM-SW111には2本のアクセスパス138を接続し、それらを2つの異なるCMコントローラ108にそれぞれ接続する。したがってCMコントローラ108には、2つのCM-SW111から1本ずつ、計2本のアクセスパス138が接続される。また、他のディスクアレイ制御ユニット1-3のCMコントローラ108と接続するための筐体間CMパス144が2本接続される。

【0092】CMコントローラ108では、上記のようなアクセスパスが接続されるため、CMコントローラ108内では、CM-SW111からの2本のCMアクセスパス138からの要求を、メモリモジュール109へのアクセスパスと、他ディスクアレイ制御ユニット1-3内のキャッシュメモリ部14への2本の筐体間CMアクセスパス144に振分ける機能を有する。

【0093】 CM-SW111には、2つのチャネルI F部11と、2つのディスクIF部12からそれぞれ1 本ずつ、計4本のCMアクセスパス137が接続される。また、CM-SW111には、2つのキャッシュメモリ部14へのアクセスパス138が1本ずつ、計2本接続される。

【0094】CM-SW111では、上記のようなアクセスパスが接続されるため、CM-SW111内では、チャネルIF部11及びディスクIF部12からの4本のCMアクセスパス137からの要求を、キャッシュメモリ部14への2本のCMアクセスパス138に振分ける機能を有する。

【0095】図11に示すディスクアレイ制御ユニット 1-3を2台接続したディスクアレイ制御装置1の例を 図12に示す。

【0096】各ディスクアレイ制御ユニット1-3内のキャッシュメモリ部14間は、各筐体間CMパス144を筐体間CM-SW122を介して接続する。それ以外は、実施例2の図10に示す構成と同様である。

【0097】実施例2と同様に、接続するディスクアレイ制御ユニット1-3が2台の場合は、筐体間SW12

1、122を介さずに直接筐体間パスを接続しても本発明を実施する上で問題は無い。そうすることにより、筐体間SW121、122で発生するデータ転送処理のオーバヘッドを削減することが可能となり、性能が向上する。

【0098】また、実施例2と同様に、筐体間SWに接続できるパス数を、図12に示す例より増やすことにより、3台以上のディスクアレイ制御ユニット1-3を接続することが可能となる。また、筐体間SW121、122に実装可能なパス数には物理的な限界があるため、接続するディスクアレイ制御ユニット1-3を増やしていった場合、1つの筐体間SWを多段に接続できなくなる。そうした場合は、筐体間SWを多段に接続することで、接続可能なディスクアレイ制御ユニット121、122の台数を増やすことが可能となる。

【0099】また、3台以上のディスクアレイ制御ユニット1-3を接続する場合、実施例1において、図13に示した構成と同様のループ状の構成をとることにより、筐体間SW121、122を用いずに複数のディスクアレイ制御ユニット1-3を接続することが可能となる。

【0100】本実施例において、ホストコンピュータ50から磁気ディスク装置5へのデータの読み出し/書き込みを行う場合の、ディスクアレイ制御ユニット1-3内での各部の動作は、他のディスクアレイ制御ユニット1-3内のキャッシュメモリ部14及び相互結合網25を介して行われることを除いて、実施例2と同様である。

【0101】本実施例によれば、ホストコンピュータ50は要求データがどのディスクアレイ制御ユニット1-3に繋がる磁気ディスク装置5に格納されているかを意識することなく、自身が繋がるディスクアレイ制御ユニット1-3にアクセス要求を発行するだけで、データの書き込み及び読出しを行うことが可能になり、ホストコンピュータ50に対して、複数台のディスクアレイ制御ユニット1-3を1つのディスクアレイ制御装置1に見せることが可能となる。

【0102】また、要求を受けたディスク制御ユニット1-3とは異なるディスクアレイ制御ユニット1-3に繋がる磁気ディスク装置5からデータを読み出す場合、内部の相互結合網及びキャッシュメモリ部14を介して、データを読み出すことが出来るため、両方のディスクアレイ制御ユニット1-3のチャネルIF部11を介してデータを移行する必要が無くなり、データの読出し及び書き込みの性能の低下を抑えることが可能となる。【0103】次に本発明の実施例の利用例について説明する。ハイエンドのディスクアレイ制御装置には以下のような機能がある。すなわち、ある業務用のデータセット(論理ポリュームに対応)の複製を保持しておき、通常

の業務ではオリジナルデータセットと複製データセット に対して同時にデータの更新を行い、例えば、そのデー タセットのバックアップをとる要求があった場合、複製 データセットについてデータの更新を中止し、それをバ ックアップアップ用に使用し、オリジナルデータセット は業務を継続し、バックアップが終了した時点で、オリ ジナルデータセットと複製のデータセットのデータの整 合性をとるという機能がある。

【0104】実施例1に示すディスクアレイ制御装置1において、異なるディスクアレイ制御ユニット1-1間でデータセットの複製を保持する場合に、上記機能を実現する方法について、図8を用いて説明する。

【0105】ここでは仮に、図8に示すディスクアレイ制御ユニット1-1-1に繋がる磁気ディスク装置5にオリジナルのデータセットが格納され、ディスクアレイ制御ユニット1-1-2に繋がる磁気ディスク装置5に複製のデータセットが格納されているとする。また、ディスクアレイ制御ユニット1-1-1に繋がるホストコンピュータ50が通常の業務を行い、ディスクアレイ制御ユニット1-1-2に繋がるホストコンピュータ50が自身に繋がるテープ装置(図示していない)にデータのバックアップをとる作業を行うことにする。

【0106】通常の業務では、ディスクアレイ制御ユニ ット1-1-1に繋がるホストコンピュータ50から目 的のデータセットへデータの書き込み要求があった場 合、ディスクアレイ制御ユニット1-1-1に繋がるホ ストコンピュータ50に繋がるチャネルIF部11内の マイクロプロセッサ101は、ホストコンピュータ50 から送られてきたデータをディスクアレイ制御ユニット 1-1-1のキャッシュメモリ部14に転送し、書き込 む。次に、前記のマイクロプロセッサ101は、オリジ ナルのデータセットが格納されている磁気ディスク装置 5が繋がるディスク I F部12内のマイクロプロセッサ 101に、ディスクアレイ制御ユニット1-1-1の共 有メモリ部13を介して命令を発行し、ディスクアレイ 制御ユニット1-1-1のキャッシュメモリ部14から データを読み出し、オリジナルのデータセットが格納さ れている磁気ディスク装置5に繋がるディスク I F部1 2へ転送し、そこから磁気ディスク装置5に転送し、書 き込ませる。

【0107】ディスクアレイ制御ユニット1-1-1のチャネルIF部11内のマイクロプロセッサ101は、オリジナルのデータセットのデータ更新を監視しており、ディスクアレイ制御ユニット1-1-1の共有メモリ部13内にオリジナルのデータセットのデータ更新量を示す制御情報を格納する。データ更新量があらかじめ定められた値以上になると、前記のマイクロプロセッサ101は、オリジナルのデータセットの更新内容を複製のデータセットに反映するように、オリジナルのデータセットが格納されている磁気ディスク装置5が繋がるデ

ィスクIF部12内のマイクロプロセッサ101に命令を発行する。それを受けて、マイクロプロセッサ101は、磁気ディスク装置5から更新されたデータを読み出し、その更新データのアドレスを複製のデータセットのアドレスに変換する。その更新データを、ディスクアレイ制御ユニット1-1-1のCM-SW111、筺体111を介して、ディスクアレイ制御ユニット1-1-2のCM-SW111を介して、ディスクアレイ制御ユニット1-1-2のキャッシュメモリ部14へ転送し、書き込む。次に、そのキャッシュメモリ部14から更新データを読み出し、複製のデータセットが格納されている磁気ディスク装置5に繋がるディスクIF部12へ転送し、そこから磁気ディスク装置5に転送し、書きこむ。

【0108】上記の動作により、通常業務において、オリジナルのデータセットと複製のデータセットを保持する。

【0109】ディスクアレイ制御ユニット1-1-2に 繋がるホストコンピュータ50から、目的のデータセッ トに対してバックアップをとる要求があった場合、その ホストコンピュータ50が繋がるチャネル I F部11内 のマイクロプロセッサ101は、ディスクアレイ制御ユ ニット1-1-1の共有メモリ部13を介して、通常業 務を行っているホストコンピュータ50が繋がるチャネ ルIF部11内のマイクロプロセッサ101に複製のデ ータセットに対するデータの更新を一時中断するように 命令を発行する。それを受けたマイクロプロセッサ10 1は、データの更新を一時中断する。次に、バックアッ プの要求を出したホストコンピュータ50に繋がるチャ ネル I F部11内のマイクロプロセッサ101は、複製 のデータセットが格納されている磁気ディスク装置5に 繋がるディスク I F部12内のマイクロプロセッサ10 1に、ディスクアレイ制御ユニット1-1-2の共有メ モリ部13を介して命令を発行し、複製のデータセット を磁気ディスク装置5から読み出し、ディスク I F部1 2へ転送し、ディスク I F部 1 2 からディスクアレイ制 御ユニット1-1-2のキャッシュメモリ部14に転送 し、書き込ませる。それが終了すると、前記のチャネル IF部11内のマイクロプロセッサ101は、ディスク アレイ制御ユニット1-1-2のキャッシュメモリ部1 4から複製のデータセットを読み出し、チャネル I F部 11へ転送し、そこからバックアップの要求を出したホ ストコンピュータ50へ送る。

【0110】データセットのバックアップが終了すると、バックアップの要求を出したホストコンピュータ50に繋がるチャネルIF部11内のマイクロプロセッサ101は、通常業務を行うホストコンピュータ50が繋がるチャネルIF部11内のマイクロプロセッサ101に、ディスクアレイ制御ユニット1-1-1の共有メモリ部13を介して命令を発行し、オリジナルのデータセ

ット内のバックアップ処理中に更新されたデータを、複製のデータセットに反映させる。この方法は、上記の通常業務における更新データの反映を行う方法と同様である。本例によれば、上記機能を実現する場合、内部の相互結合網及びキャッシュメモリ部 14を介して、2つのディスクアレイ制御ユニット1-1-1、1-1-2間でデータの移行を行えるため、両方のディスクアレイ制御ユニット1-1、1-1-2のチャネル 1 F部を介してデータを移行する必要が無くなり、上記機能を実行しているときの性能低下を抑えることが可能となる。したがって、ユーザの通常業務の効率を低下させることがなくなる。

【0111】実施例2及び実施例3の構成のディスクアレイ制御装置1においても、本実施例を実施する上で問題はなく、本実施例と同様の効果が得られる。

【0112】その他の利用例として以下のものがある。 実施例1、実施例2、及び実施例3に示すディスクアレイ制御装置1では、ホストコンピュータ50からディスクアレイ制御ユニットに、例えばデータのリード要求があり、そのディスクアレイ制御ユニットに接続された磁気ディスク装置5にデータが無かった場合、相互結合網を介して、該当するデータを格納している磁気ディスク装置5が接続されたディスクアレイ制御ユニットからデータを読み出し、ホストコンピュータ50へ要求データを読み出し、ホストコンピュータ50へ要求データを返す必要がある。このようにディスクアレイ制御ユニット間を跨ってデータを移行させることによりデータのリード/ライトを行う場合は、そうでない場合に比べて性能が低下する。

【0113】上記のようなデータ移行を抑えるため、あるホストコンピュータ50からアクセスされる頻度の高いデータの中で、該ホストコンピュータ50が繋がるディスクアレイ制御ユニットとは異なるディスクアレイ制御ユニットに接続された磁気ディスク装置5に格納されているデータを、該ホストコンピュータ50が繋がるディスクアレイ制御ユニットに接続された磁気ディスク装置5に移行する機能が必要となる。

【0114】実施例1に示すディスクアレイ制御装置1において、上記のデータ移行の方法を図8を用いて説明する。

【0115】チャネルIF部11内のマイクロプロセッサ101は、全ての磁気ディスク装置5内のデータセット(論理ボリュームに対応)へのアクセス頻度を監視しており、自身と同じディスクアレイ制御ユニット1-1-1内の共有メモリ部13内に前記のデータセットのアクセス頻度を示す制御情報を格納する。

【0116】ここで、ディスクアレイ制御ユニット1-1-1に繋がるホストコンピュータ50から、ディスクアレイ制御ユニット1-1-2に繋がる磁気ディスク装置5内のデータセットにアクセスが集中し、アクセス頻度があらかじめ定められた値を超えた場合、ディスクア

レイ制御ユニット1-1-1のチャネルIF部11内のマイクロプロセッサ101は、該当するデータセットを格納している磁気ディスク装置5が繋がるディスクIF部12内のマイクロプロセッサ101に、ディスクアレイ制御ユニット1-1-2内の共有メモリ部13を介して命令を発行し、該当するデータセットを読み出し、ディスクアレイ制御ユニット1-1-2のキャッシュメモリ部14へ転送し、書き込ませる。

【0117】次に、ディスクアレイ制御ユニット1-1 -1のチャネル I F部11内のマイクロプロセッサ10 1は、ディスクアレイ制御ユニット1-1-2のキャッ シュメモリ部14から該当するデータを読み出し、ディ スクアレイ制御ユニット1-1-1のキャッシュメモリ 部14に転送する。次に、ディスクアレイ制御ユニット 1-1-1のディスク I F部12内のマイクロプロセッ サ101に、ディスクアレイ制御ユニット1-1-1内 の共有メモリ部13を介して命令を発行し、ディスクア レイ制御ユニット1-1-1のキャッシュメモリ部14 から該当するデータを読み出し、磁気ディスク装置5に 書き込ませる。本例によれば、上記のようなデータ移行 を行う場合、内部の相互結合網及びキャッシュメモリ部 14を介して、2つのディスクアレイ制御ユニット1-1間でデータ移行を行えるため、両方のディスクアレイ 制御装置のチャネルIF部を介してデータを移行する必 要が無くなり、上記データ移行を実行しているときの性 能低下を抑えることが可能となる。したがって、ユーザ の通常業務の効率を低下させることがなくなる。

【0118】実施例2及び実施例3の構成のディスクアレイ制御装置においても、本実施例を実施する上で問題はなく、本実施例と同様の効果が得られる。

【0119】次に実施例1, 2, 3の実装例について述べる。図14は、実施例1の図7に示すディスクアレイ制御ユニット1-1を筐体201に搭載した一例を示している。

【0120】図7に示すチャネルIF部11はチャネルIFパッケージ(PK)311上に実装され、ディスクIF部12はディスクIFPK312上に実装され、SM-SW110およびCM-SW111はスイッチPK320上に実装され、共有メモリ部13及びキャッシュメモリ部14はメモリPK330上に実装されている。また、バックプレーン340上にはSMアクセスパス135、136、及びCMアクセスパス137、138が配線されており、バックプレーン340に上記各PKを挿す形態となっている。

【0121】スイッチPK320には、筐体間SMパス141用のケーブルと筐体間CMパス142用のケーブルが接続され、それぞれのケーブルの他端は、筐体201の側面にあるコネクタ221、222にそれぞれ接続される。ケーブルの図示は省略してある。350は電源ボックスであり、上記のPKに電力を供給する。このよ

うにディスクアレイ制御ユニットは1つの筐体としてディスクアレイ制御装置の機能を備えている。

【0122】図15は、図14に示す筐体201を2台接続する場合の一例を示している。

【0123】スイッチボックス210には、図8に示す 筐体間SM-SW121、及び筐体間CM-SW122 が搭載されている。筐体間SM-SW121に繋がる筐体間SMパス141はコネクタ221に、筐体間CM-SW122に繋がる筐体間CMパス142はコネクタ22に接続されている。

【0124】2台の筐体201、202を接続する場合は、筐体201の筐体間SMパス用コネクタ221とスイッチポックス210のコネクタ221をケーブル231で、筐体201の筐体間CMパス用コネクタ222とスイッチポックス210のコネクタ222をケーブル232で繋ぐ。同様に、筐体202のコネクタ221とスイッチボックス210のコネクタ222とスイッチボックス210のコネクタ222とスイッチボックス210のコネクタ222をケーブル232で繋ぐ。

【0125】上記のようにすることで、1つの筐体でサポートできないホストコンピュータへの接続チャネル数、あるいは1つの筐体でサポートできない記憶容量をサポートすることが可能となる。

【0126】ここで、筺体201を基本の筺体、筺体202を拡張用の筺体とし、スイッチボックス210を筐体202の中に搭載することも出来る。こうすることにより、基本の筐体201の製造コストを上げることなく、スイッチボックス210の設置スペースを削除することができる。

【0127】実施例2、または実施例3のディスクアレイ制御装置に本実施例を適用することは、何の問題もない。

【0128】図18に筐体間SM-SW121および筐体間CM-SW122で3台のディスクアレイ制御ユニットを接続する場合の接続形態を示す。このとき各SWは前述したように接続台数が増えているので2台のディスクアレイ制御ユニットを接続する場合より容量は大きいものが必要とされる。図示のごとく各ディスクアレイ制御ユニット1-1-1-3は筐体間SMパス141および筐体間CMパス142によって、筐体間SM-SW121および筐体間CM-SW122にそれぞれ接続され、全体として1つのディスクアレイ制御装置として機能する。

【0129】図19にその実装例を示す。ここではスイッチボックス210は別筐体として実装されている。これに筐体間SMパス用ケーブル231と筐体間CMパス用ケーブル232を介してそれぞれコネクタ221、コネクタ222により筐体201、202、203がそれぞれ接続される。スイッチボックス210にディスクアレイ制御ユニットを4台以上接続する容量とコネクタを

用意しておけば後からの増設は容易である。

【0130】図21はスイッチボックス210を通るデータのフォーマットを示す。データはパケットの形態を取り、宛先アドレス401、コマンド部402、データ部403からなる。アドレスは共有メモリ、キャッシュメモリ上のアドレスである。

【0131】図22はスイッチボックス210内に設けられたスイッチングのためのスイッチ切り替えテーブル410を示す。ここには宛先アドレスとそのアドレスを含むディスクアレイ制御ユニットの番号の対応が記憶されている。スイッチボックス210はパケット400のアドレス401からこのスイッチ切り替えテーブルを参照し、スイッチの切り替え先を求め、スイッチの切り替え制御を行なう。

【0132】ディスクアレイ制御ユニットを増設する場合は次の手順による。スイッチボックス210にディスクアレイ制御ユニットを増設するコネクタに余分があれば、そのコネクタにケーブル231、ケーブル232を接続する。余分がなければスイッチボックスを多段に接続した上でそのコネクタにケーブル231、ケーブル232を接続する。それと共に、スイッチボックス210内のスイッチ切り替えテーブル410のアドレスとポートNo.を増設したディスクアレイ制御ユニット分だけ書き加える。前記のアドレスを予め書き込んでおき、増設した場合有効のフラグを立てるやり方もある。

【0133】図20は他の接続例を示すものである。図示のように3つのディスクアレイ制御ユニットが直列に接続されている。このときSM-SW110、CM-SW111は入力された情報をそのまま他のディスクアレイ制御ユニットに転送するブリッジ機能を持っている。図ではSM-SW110とCM-SW111を有しているが、その代わりにバス構造としても良い。そして、複数のディスクアレイ制御ユニットをバス同士接続した共通バスで結合させても良い。

【0134】次に更に他の実装例を示す。図16に示すように、図14に示す筐体201に搭載したディスクアレイ制御ユニット1-1のパッケージ(PK)の枚数を減らし、最小構成のディスクアレイ制御ユニット1-1を搭載した筐体205とする。

【0135】図17に示すように、1つの筐体206内に2個以上の筐体205とスイッチボックス210を搭載し、筐体205間を実施例6で示した方法と同様の方法で、スイッチボックス210を介して接続することにより、中規模から大規模な構成のディスクアレイ制御装置を構成することが可能となる。

【0136】なお、筐体205はいままで述べてきたディスクアレイ制御ユニットの機能を持っているものであれば良く、筐体の形をとらずにモジュールと呼ばれる形態をとっても良い。また、図17の場合ディスクアレイ制御ユニット毎に電源ボックスを持たせるか、共通の電

源ボックスから給電するかは実装上の事柄として適宜決められるものである。

[0137]

【発明の効果】本発明によれば、複数台のディスクアレイ制御装置を1つのディスクアレイ制御装置として運用しようとする場合、複数のディスクアレイ制御装置間でのデータ移行による性能低下を抑えるディスクアレイシステムを提供することが可能となる。

【図面の簡単な説明】

【図1】本発明によるディスクアレイ制御装置の構成を 示す図。

【図2】従来のディスクアレイ制御装置の構成を示す 図。

【図3】従来のディスクアレイ制御装置の他の構成を示す図。

【図4】従来のディスクアレイ制御装置の他の構成を示す図。

【図 5】本発明によるディスクアレイ制御装置の他の構成を示す図。

【図6】本発明によるディスクアレイ制御装置の他の構成を示す図。

【図7】図1に示すディスクアレイ制御ユニット内の詳細構成を示す図。

【図8】図7に示すディスクアレイ制御ユニットを複数 台接続する構成を示す図。

【図9】図5に示すディスクアレイ制御ユニット内の詳細構成を示す図。

【図10】図9に示すディスクアレイ制御ユニットを複数台接続する構成を示す図。

【図11】図6に示すディスクアレイ制御ユニット内の 詳細構成を示す図。

【図12】図11に示すディスクアレイ制御ユニットを複数台接続する構成を示す図。

【図13】図7に示すディスクアレイ制御ユニットを複数台接続する他の構成を示す図。

【図14】本発明によるディスクアレイ制御ユニットの 筺体への搭載例を示す図。

【図15】本発明によるディスクアレイ制御ユニットを搭載した筺体を複数台接続する構成を示す図。

【図16】本発明によるディスクアレイ制御ユニットの 筺体への搭載の他の例を示す図。

【図17】本発明によるディスクアレイ制御ユニットを 複数台、1つの筺体へ搭載する例を示す図。

【図18】 筐体間スイッチにより3台のディスクアレイ 制御システムを接続する配線構造を示す図。

【図19】図18の配線構造の一実装例を示す図。

【図20】本発明によるディスクアレイ制御ユニットを 3台以上接続するための他の実施例を示す図。

【図21】スイッチボックスに与えられる情報のデータフォーマットの一例を示す図。

【図22】スイッチボックス内に設けられたスイッチ切り替えテーブルの一例を示す図。

【符号の説明】

1:ディスクアレイ制御装置、1-1…ディスクアレイ

制御ユニット、5…磁気ディスク装置、11…チャネル IF部、12…ディスクIF部、13…共有メモリ部、 14…キャッシュメモリ部、210、220…相互結合 網、50…ホストコンピュータ

【図1】

図 1





図 16

[図16]


【図21】

図 21




400:パケット 401: 402: 403: フト・レス コマント・ デ・ータ 【図2】

図 2




【図3】



【図4】

図 4




[図22]

図 22

410:スイッチ切替テープル


アト・レス	ポ−トNo
0×0···000	0
0×0···001	0
:	:
0×0···0FF	0
0×0···100	1
;	:
0×0···200	2
:	:

[図5]




1:ディスクアレイ制御装置

【図6】




1:ディスクアレイ制御装置

【図7】




【図8】




1:ディスクアレイ制御装置

【図9】




【図10】

図 10




【図11】

図11




【図12】

図 12




【図13】




【図14】

図 14




【図15】

図 15




【図17】

図 17




【図18】



1:ディスクアレイ制御装置


【図19】

図 19



【図20】

図 20



フロントページの続き

(51) Int. Cl. 7

識別記号

3 2 0

FΙ

テーマコード(参考)

G 0 6 F 12/16 .

320L

(72)発明者 藤林 昭

G 0 6 F 12/16

東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 櫻井 亘

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

Fターム(参考) 5B005 JJ01 MM12 WW02 WW04

5B018 GA04 HA04 MA14

5B065 BA01 CA30 CE22 CE26 CH01

CH13